Panowie,
czy znacie jakiś program, który mając na wejściu definicję układu sekwencyjnego w jakiejś postaci (VHDL, Verilog, graf przejścia stanów, tablicę wartości zbioru funkcji logicznyc -- cokolwiek sensownego) znajdzie jego minimalną reprezentację dla zadanego rodzaju przerzutników, np. JK? Umiem to zrobić ręcznie, umiem samemu napisać, ale jeśli jest gotowiec, to szkoda zachodu.
Pozdrawiam, Piotr
W dniu wtorek, 5 stycznia 2016 12:25:41 UTC+1 użytkownik Piotr Wyderski napisał:
Najprawdopodobniej nie, bo i po co? Jest co prawda zaszyta w algorytmach implementacyjnych minimalizacja, ale pod kątem dostępnych zasobów konkretnej kostki. Czyżbyś chciał opisać projekt w jakimś HDL'u, a następnie zrealizować go na TTL'ach ?!
Choćby jako program ćwiczebny dla studentów na podstawach układów cyfrowych, by sobie popatrzyli, jak to samo wygląda w różnych realizacjach układowych.
Strzał w dziesiątkę. :-)
Tylko nie wiem, na których wyjdzie najprościej, a liczyć ręcznie z tabelek automatu Mealy'ego mi się nie chce. W najgorszym wypadku mi się zachce, ale póki co dalej liczę na gotowiec. :-)
Pozdrawiam, Piotr
W dniu wtorek, 5 stycznia 2016 12:25:41 UTC+1 użytkownik Piotr Wyderski napisał:
Espresso, ale ostatnio używałem dużo lat temu i nie pamiętam, co ono wypluwa dla układów sekwencyjnych.
Pozdrawiam,
W dniu wtorek, 5 stycznia 2016 12:25:41 UTC+1 użytkownik Piotr Wyderski napisał:
A konkretnie do układów sekwencyjnych był kiedyś SIS, z oczywiście bardzo ezoterycznym tekstowym interfejsem użytkownika, ale z tego co widzę to ludzie z Berkeley przestali go utrzymywać i zrobili coś nowego, co się nazywa ABC:
Ogólnie w przypadku SISa można było wczytać w najróżniejszych postaciach automat i uzyskać jego zminimalizowaną reprezentację z użyciem w zasadzie dowolnego zadanego (również samodzielnie stworzonego) zbioru elementów.
Pozdrawiam,
Moim zdaniem to niezbyt dobry pomysł dydaktyczny. To trochę tak, jakbyś chciał uczyć realizacji bramek logicznych na lampach elektronowych (z całym szacunkiem dla ich innych współczesnych zastosowań). TTL'e jak najbardziej należy poznać, jakiś tam zegar na TTL'ach, sterowanie "linijką diodową", multipleksowanie sygnałów i takie tam pierdulamenty.. A jak już koniecznie chcesz pokazać jaki jest wynik minimalizacji i syntezy na dostępnych zasobach FPGA, to pokaż to chociażby na Webpacku ISE Xilinxa. I też studenci zobaczą końcowy wynik syntezy na bramkach i przerzutnikach.
Dnia Tue, 5 Jan 2016 12:25:40 +0100, Piotr Wyderski napisał(a):
CUPL chyba mial mozliwosc zadania maszyny stanow, ale czy z JK to juz nie pamietam.
Ale czy jest sens ? Bedziesz sie z lutownica bawil, czy na jakims FPGA/CPLD/GAL jednak realizowal ?
J.
Lutownicą, bo to ma być układ, który zawsze działa. PLD odpadają ze względu na retention time swojej pamięci konfiguracyjnej, no chyba, żeby użyć antycznych PALi programowanych przepalaniem ścieżek -- takiemu ufam.
Pozdrawiam, Piotr
Satelite robisz ? Nawet tam musieli nowe technologie przyjac.
TTL tez potrafi zadymic, zimny lut sie objawic, albo po nowemu - whiskers wyrosnac :-) Czy kynarek odpasc od wibracji :-)
J.
Układ sterownika awaryjnego, który musi zawsze zadziałać. Implementuje tylko podstawową funkcjonalność, ale musi ruszyć od razu po przepięciu w miejsce wersji procesorowej.
Obawiam się, że satelitę zbudować łatwiej, bo musi działać tylko kilka lat. Raczej Voyagera. ;-)
Takie projektowanie pod ekstremalną trwałość okazało się bardzo ciekawą niszą, sporo się o tym nauczyłem przez ostatni rok. Oczywiście w większości dla zabawy, ale jakieś hobby trzeba mieć.
Z ciekawostek:
Pozdrawiam, Piotr
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.