ADC w LPC

Witam,

Wedlug tego co ja mam opisane dla 2114/2124 dzielnik ma 8 bitow - CLKDIV = bity 8-15 w ADCR czyli podzial pclk przez max 256. Natomiast CLKS okresla ilosc impulsow uzytych dla jednego cyklu konwersji w trybie burst i jednoczesnie rozdzielczosc pomiaru = 3-10 bitow.

Co rozumiesz przez softwareowa metode czytania? Chodzi Ci o wyzwalanie konwersji z programu w dogodnym dla programu momencie zamiast automatycznej konwersji?

Moim zdaniem CLKDIV swoja droga, a CLKS swoja droga. CLKDIV dzieli zegar systemowy, ktory taktuje A/D, na wartosc nie przekraczajaca tych 4,5MHz, a CLKS - w zaleznosci od ilosci ustawionych "clockow" dzieli ten zegar dalej. Innymi slowy konwersja trwa do 11 clockow w trybie burst (ustawiana wpisaniem odp. liczby do CLKS), a przy softwareowym wyzwalaniu konwersji ta liczba jest stala i zawsze wynosi 11 clockow. Nigdzie nie zauwazylem slowa o tym, ze CLKDIV moze byc max 11 - moim zdaniem tu sie mylisz.

Inna sprawa jest, ze tryb burst jest wiecej pradozerny niz konwersja wyzwalana od czasu do czasu - ale to juz zmartwienie projektanta czy mu zalezy na zmniejszonym poborze pradu czy nie...

Generalnie musze przyznac. ze podoba mi sie obsluga A/C w LPC :-) - zwlaszcza mozliwosci sprzetowego wyzwalania konwersji - zewnetrznym sygnalem, licznikiem, autonomicznie....