Hallo, ich suche eine Möglichkeit die Verzögerung von Leiterbahnen(z.B. Mäanderform) zu berechnen. Die Zeiten sollen 1,2,5 und 10ns sein. Ich hatte so etwas mal gesehen, finde es aber leider nicht wieder. Hat jemand eine Idee wo etwas darüber steht? MfG
Hier kann man Propagation Delay elektronisch ausrechnen lassen:
formatting link
CAD Programme wie Eagle berechnen einem die Laenge einer gewaehlten Leiterbahn und schon hat man's. Hatten wir frueher alles per Autokartenraedchen (kennt Ihr die noch?) und Rechenschieber gemacht.
Aber immer bedenken, dass das Epsilon von FR-4 eine recht gediegene Streubreite haben kann. Bei hohen Anforderungen muss man auf Keramik oder andere Materialien uebergehen.
Wenn man aber genau weiß welches Material der Hersteller benutzt findet man u.U. recht präzise Angaben. Bei ISOLA habe ich z.B. für das 104er FR4 einen Graph von E_r zu prozentualen Harzgehalt in Abhängigkeit der Frequenz gefunden. Dazu gibt es dann noch eine Liste mit dem Harzgehalt der Verschiedenen Basismateriale/Prepegs.
Vielen Dank! Das Beispiel von Rafael ist mit dem Rechner von Joerg nachvollziehbar. Ich habe es mit FR4 von Bungard (Reichelt) E_r=4.6 berechnet. Das war genau was ich gesucht habe.
Die Signalgeschwindigkeit ist hier die Lichtgeschwindigkeit geteilt durch Wurzel(epsilon_r). Das mu_r darf man getrost vergessen, das epsilon_r kannst Du für FR4 mit ca. 4,5 schätzen.
Ergo bei FR4 : t_delay ~= l * 7 ns / m.
Das wird Dir jetzt bzgl. der Länge nicht gefallen, aber es ist so. Die genauere Rechnung zeigt Jörgs Weblink.
Bei Mäandern kann die Zeit noch etwas hochgehen, ansonsten sagt die Gleichung sehr viel zu den Mäandern bei mittelfrequenten PC-Designs aus, da kupfert einer vom anderen ab und keiner hat es wirklich verstanden. Irgendwo steht die Forderung nach Längenausgleich, egal wie kurz das Delay wirklich ist ;-)
Möchtest Du es genauer, dann brauchst Du ein Platinenmaterial mit definiertem epsilon_r, z.B. Rogers RO4003. Denn bei FR4 ist es davon abhängig, wieviel Glasfaser sich gerade im Epoxy- Harz unterhalb Deiner Leiterbahn befindet, und das schwankt von Platine zu Platine und Position der Leiterbahn auf dieser.
Wichtig noch:
Die Impedanz der Leiterbahn ist einzuhalten (Breite!) und an Signalquelle und Senke anzupassen.
Wird die Impedanz nicht eingehalten, dann kann es zu für die Signalform und -konsistenz schädlichen Reflexionen kommen.
Möchtest Du den Ärger für Deine doch recht langen Delays nicht, dann schaue Dich nach einer kommerziellen Verzögerungsleitung um, denn 10ns ist schon relativ viel Zeit für schnelle Signale.
Oder baue die als L/C-Kette auf, so wird es letztlich auch in den kommerziellen Delay-Line-Produkten gemacht.
Das Feld geht bei einer Microstripleitung (und sowas will der OP ja wohl dann machen) aber nur zur Hälfte durch das Material. Man müsste erst das relative epsilon_r ausrechnen oder aus Graphenscharen ablesen.
Der Unterschied ist allerdings nicht so groß, weil sich zum einen das Feld schon im Material konzentriert (dahinter ist die Masse) und zum anderen die _Wurzel_ in der Formel steht.
Außerdem unterhalten wir uns um FR4.
Gruß Oliver
P.s.: Dein LNA-SCM schaue ich mir noch an, auf den ersten Blick könnte es gehen.
Ich sag' doch: Einer schreibt vom anderen ab und keiner versteht, was wirklich Sache ist. Und keiner hat den Mut, Designs entsprechend der Physik zu entwickeln, lieber geht es nach irgendeiner Design-Guide, wo worst-case-klagesichere-Szenarios gebündelt werden, womöglich mit Absegnung der jeweiligen US-Rechtsabteilung ...
Ich hab' auch schon Designs gesehen, wo einer krampfhaft unter einem BGA an _jeden_ IC-Pin _trotz_ Versorgungslagen versucht hat, einen fetten C (mit garantiert höherer Impedanz über alles als die Planes) mit wüsten Leiterbahnkonstruktionen (nochmal induktiv ... ) dranzuhängen, nur weil irgendwo im Datenblatt stand, dass alle Versorgungspins _geeignet_ abgeblockt sein sollen.
Das Wort _geeignet_ hat der Pursche wohl überlesen, und das _geeignet_ eben für ein taugliches _Gesamtkonzept_ steht, wohl auch.
Derlei Design-Guides sind wirklich etwas für chinesische Motherboard-Bastler, die zwar in keinster Weise erahnen, was da in den Chipsets geschieht, aber genau wissen, was Kupfer mit Designs und Produkten aller Art zu tun hat ;-/
"Dieter Wiedmann" schrieb im Newsbeitrag news: snipped-for-privacy@t-online.de...
ich kenne z.B. ASAHI GLASS CO. LTD in Japan, die produzierten delay lines, ob die das noch machen, entzieht sich meiner Kenntntis, die Webseite zeigt dazu auf den ersten Blick auch nicht viel:
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.