S: Quarz 12,960 MHz

Moin!

Den gibts wenigstens bei RS und Farnell - wenn auch nur als 5x7mm-SMD.

Gruß, Michael.

Den 12,960 gibt es bei Digikey, wie Rafael schon geschrieben hat:

Wenn er bis zum 7.1.2009 warten kann, dann kommt er da preiswert und unkompliziert dran:

Deadline für die Bestellungen war zwar 22.12., aber ich vermute mal so einen Quarz könnte man noch dazwischen schieben.

Tilmann Reh schrieb:

Hallo,

dieser programmierbare Quarzoszillator wird doch intern auch mit PLL und VCO arbeiten um die gewünschte Frequenz zu erreichen, wie sollte man sonst eine Frequenz im Bereich 1 bis 133 MHz einstellen können?

Bye

Uwe Hercksen schrieb:

Ja, sicherlich. Aber die Dinger sind erstaunlich gut und preiswert - und außerdem nur /ein/ (noch dazu kleines) Bauteil.

Tilmann

MfG JRD

Uwe Hercksen schrieb:

Obertonquarze

--=20 mfg hdw

Rafael Deliano schrieb:

Aber für diesen Zweck könnte man doch einfach einen Funktionsgenerator verwenden.

Tilmann

MfG JRD

Winfried Salomon schrieb: [.....]

Hier muß ich mich nochmal korrigieren. Falls man Glitches per Design nicht ausschließen kann, geht natürlich hier beim symmetrischen Teiler/3 _nicht_ ein DFF als Register im Ausgang, sondern da wäre das erwähnte Dual-Edge-DFF möglich.

mfg. Winfried

In der Praxis ist das wohl sowieso nicht interessant, da man bei PLLs von FPGAs direkt einen Faktor von 3 einstellen kann (beim Cyclone 3 kann man sogar pro PLL bis zu 5 verschiedene Ausgänge Taktausgänge generieren lassen, jweils mit anderen Multiplikatoren und Teilern, und auf Wunsch mit unterschiedlichem Phaseneinstellungen in ca. 5° Genauikgeit, ca. 5° genaue Einstellbarkeit des Tastverhältnisses usw.), und bei anderen Schaltungen muß man dann nur Jörg fragen, um es mit einer handvoll Transistoren realisiert zu bekommen :-)

Teiler durch 3 geht natürlich auch.

Ich könnte auch noch einen TCO für 13MHz überlassen.

Oder bei DK 12.96MHz beschaffen:

Oder ein Oszillator auf einer Subharmonischen laufen lassen und eine passende Oberwelle über LC-Filter in den Oszillator des ICs koppeln.

Oder oder...

- Henry

Uwe Hercksen schrieb:

Das machen sogar manche "Standardoszillatoren" im DIP-Gehäuse so, ohne das es draufsteht. Merkst du nur am Stromverbrauch und Phasenrauschen...

- Henry

Rafael Deliano schrieb:

OK. Dann solltest du natürlich die exakte Frequenz nehmen. Du scheinst viel Zeit zu haben. Keinen Weihnachstbaum zum Schmücken?

- Henry

Rafael Deliano schrieb:

Da kommst also die Wahrheit ans Licht :-) Kann man ja machen, aber dann mußt du die Suchzeit in der großen Kiste bezahlen. Und die ist nicht lg(O) :-)

- Henry

Hallo Frank,

Frank Buss schrieb:

Da kann ich mir nicht verkneifen: Aber nicht jeder will 1 großes FPGA dafür einsetzen. Der Wunsch, damit automatisiert jedes Problem zu lösen, geht auch nicht immer in Erfüllung, da die Tools einige Schwachpunkte haben.

mfg. Winfried

Die FFSK-ICs von CML

MfG JRD

Es gibt auch noch eine weitere Methode fuer Leute, die partout nicht gross loeten wollen: uC a la MSP430, Uhrenquarz dran, hat man ja immer etliche von rumfliegen. Dann Master Clock auf 12.96MHz programmieren. Wobei diese digitalen Schleifen da drin bei "krummen" Werten schonmal zwischen zwei "nicht ganz so krummen" Werten hin und herspringen, damit es passt. Doch das kann man durch Auswahl eines geschickten Teilerverhaeltnisses oft umschiffen. Dann hat man das ganze mit zwei Bauteilen plus Abblock-C erledigt, denn die Kondensatoren sind meist schon drin.

Hallo Joerg,

Joerg schrieb:

fractional Teiler sind auch so eine Sache, ich weiß nicht ob die hier gehen, weil die stark wackeln. Wir hatten mal sowas vor kürzerer Zeit in einer PLL, um ein feines Kanalraster zu erzeugen, nicht so einfach, da geht das Loop-Filter mit ein wegen der Spurs. Dafür brauchte man übrigens einen symmetrischen umschaltbaren Teiler in der Rückführung, also wieder das gleiche Problem.

mfg. Winfried