Ich habe es letztes Jahr noch schlimmer erlebt. Ein Wust an Bauteilen im Schaltbild. 22 Widerstaenden, 11 Transistoren und 11 Dioden. 44 Bauteile, um 11 Relais von einem uC aus zu treiben.
"Wir koennen das alles durch zwei ULN2003 ersetzen" ... "Was ist das denn?"
Da sollte man nicht unbedingt das TSSOP nehmen, aber in diesem Fall zogen nur immer wenige gleichzeitig and und auch nur kurz.
Ja, so wie es einer von Fairchild Anfang der 90er formulierte. Ich wuerde es schwer bereuen mit CD4000 ICs zu entwickeln, die wuerden bald unbeschaffbar. Nach Auflegen des Telefonhoerers hatte ich eine heftige ROFL-Episode :-)
Er wollte mir sowas wie TinyLogic verticken. Viel teuer und waere gar nicht mit der ungeregelten Versorgung gelaufen.
aber sicher doch. Die Wärmeabfuhr über die Beinchen ist die effektivere als übers Gehäuse. Je früher die möglichst flächige Leiterbahn kommt, desto besser.
Aufpassen: das bezieht sich auf die Abstrahlung über das Gehäuse. Dass da ein größeres Gehäuse via größere Oberfläche mehr Wärme abgeben kann, liegt auf der Hand. Vergleichst Du allerdings die Zeilen drunter, dann stellt man schnell fest, dass über die Beinchen mehr wärme abtransportiert werden kann, als über das Gehäuse und das kleine Gehäuse besser ist. Dass gerade hier das TSSOP nicht benannt wird ist doof :-(
"Marte Schwarz" schrieb im Newsbeitrag news:iuu7on$8i8$ snipped-for-privacy@news2.open-news-network.org...
Hi, klar, Metall leitet Wärme viieeeel besser als Plastik. Und ist hier direkt am Die...außerdem ist das kleinere Case auch "dünner", kann daher auch wärmer sein und so einen Teil der Minituarisierungsverluste kompensieren. Einziges direktes Manko ist die "mittelfristige Kurzzeitkompensation" :-) also wenn es mal für ein paar Millisekunden zu lange zu viel Power zu verlieren gilt. Da gibt das Kleinteil nur Rauchzeichen...
Gibt es da irgendwo Daten oder eine Sudie zu? IME laufen Bauteile in TSSOP ein wenig waermer als die gleichen in SO, unter ansonsten gleichen Betriebsbedingungen.
nun, unter der Annahme, dass das Die in TSSOP und SO die gleichen sein sollten, wie im DIP, wird auch die Drahtstärke in der Nähe des Dies nicht wesentlich unterschiedlich sein. Je kürzer aber die anschlüsse sind, desto früher kommt der Übergang ins weniger vom Gehäuse isolierte Freiland. Dies zeigt sich im TI-Tatenblatt genau unter den von Dir zitierten Zeilen:
SO 36 K/W DIP 54 K/W
Die Größenordnungen zeigen ja schon, dass gerade bei den SMD die Kühlung vor allem durch die Anschlüsse geht und dort überproportional effektiver stattfindet, als über eine große Gehäuseoberfläche. Ich würde bei TSSOP schon eher bessere Kühlungsmöglichkeiten sehen, ein brauchbares Layout vorausgesetzt. Wenn man dann natürlich mit 4 mil Leiterbahnen weiterroutet, dann wird das auch nichts mehr.
Selbst im PowerPAK mit Ableitflaeche drunter laesst SO-8 das TSSOP-8 Package stehen:
formatting link
Es kann ja auch kaum anders sein da die Metallableitflaechen in beiden Faellen (mit in ohne Thermal Pad drunter) bei TSSOP jeweils kleiner sind.
Man muss solche Daten immer mit Vorsicht geniessen. Einmal wird nach JEDEC gemessen, ein anderes Mal nach MIL-883, dann wiederum nach irgendeinem Hausstandard.
Wenn W=C3=A4rmeableitung vom Die ein begrenzender Faktor ist, warum l=C3= =B6tet=20 man ihn nicht als Ganzes auf ein Kupfersubstrat? Ich hatte mir immer=20=
vorgestellt, dass TO220 und Verwandte auf diese Weise ihre W=C3=A4rme a= n die Metallasche weitergeben. Oder war das zu naiv gedacht?
Macht man ja auch bei ICs, in den PowerPAK Versionen oder wie immer die Marketeers sie gerade nennen. Siehe selbst den kleinen LT3757, da sitzt ein grosses Pad drunter welches gleichzeitig Masse ist.
Auch beim derzeitig hier in Arbeit befindlichen Chip werden wir es so tun, allerdings als Flip Chip Bond. Da gibt es keine Bonddraehte, der wird nackt wie er ist aufgeloetet. Bei normalen SO oder TSSOP werden jedoch nach wie vor Bond-Draehte benutzt.
"Joerg" schrieb im Newsbeitrag news: snipped-for-privacy@mid.individual.net...
Hi, auch. Das Die "liegt" auf Metall, die anderen Chipfunktionen werden dann gebondet. Oder willst Du echt riskieren, daß das Die beim Einkapseln nur an ym-dicken Golddrähtchen hängt?
Mitnichten. Klassisch wird für bedrahtete IC aus einem Band die Struktur der Pins in Form einer "Spinne" ausgestanzt. Da wo später der Chip sitzt, bleibt auch Material stehen.
Guckstu:
formatting link
(X-Ray von einem DIP)
Damit die Struktur zusammenhält, ist alles durch Stege (außerhalb der zukünftigen Epoxy-Umhüllung) verbunden.
Im nächsten Schritt kommt der Chip in die Mitte (geklebt oder gelötet). Dann werden die Pins zum Chip gebondet. Dann wird das Epoxy-Gehäuse drum herum gespritzt. Und zum Schluß werden die fertigen ICs ausgestanzt und die Pins abgebogen. An den Enden der meisten Plaste-DIP-Gehäuse kann man den Steg noch sehen, an dem der Chipträger hängt.
Das ist der "Poor Man's Head Spreader" im Lead Frame :-)
Der gibt im Gegensatz zum richtigen Heat Spreader nur eine schwache thermische Kopplung mit den Pins 1, 20, 21 und 40, zu den anderen Pins fast ueberhaupt keine.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.