Externes SRAM-Interface AVR

Hallo Gruppe,

ich habe eine Frage zu einem externen SRAM Interface an einem

alles richtig verstanden habe, bevor ich das aufbaue:

Habe als RAM-Baustein einen 628128P (8 x 128k). Der wird per CS, !WE und !OE gesteuert.

und einen VMA (Valid Memory Address) Ausgang. Wenn ich den mit dem SRAM

Hier verbinde ich jetzt !WR mit !WE. Den !RD Ausgang des AVR lasse ich

Funktioniert das so, wie ich mir das denke? Zugriff auf den RAM haben immer entweder der 6808 oder der AVR, nie beide gleichzeitig. Mache mir ein bischen Sorgen, den !RD des AVRs nicht zu verwenden bzw !OE des

warum das nicht gehen sollte.

Johannes

Reply to
Johannes Bauer
Loading thread data ...

Am 13.12.2014 um 18:09 schrieb Johannes Bauer:

Ja, doch. Wenn !OE permanent aktiv ist, dann schreiben ja sowohl der AVR als auch der SRAM auf den Datenbus, bis !WR kommt. Also Murks.

Neue Idee: AVR wie gedacht an den SRAM ranflanschen. CS per GPIO.

!RD an 1k Pulldown.

Dann kann ich, wenn der AVR den RAM bedient den CS permanent aktiv lassen (das externe Memoryinterface nimmt !RD und !WR) und wenn der 6808

den Bus an und ab.

Vielleicht habe ich ja immernoch einen DEnkfehler, ich bin mir nicht

Johannes

Reply to
Johannes Bauer

nicht der Fall ist passiert da nichts. Wenn man also _CS korrekt generiert kann man _OE fest auf GND legen.

Gerrit

Reply to
Gerrit Heitsch

Damit ist das RAM im gesamten Adressraum des 6808 aktiv. Ist das so gewollt? Soll heissen, der 6808 generiert keinen I/O der nicht ins RAM geht?

darf wenn sonst keiner den Bus benutzt!

Auch nicht vergessen, den 6808 anhalten (mit _HALT) und dann auf BA warten bevor du ihn vom Bus trennst damit der AVR ans RAM kommt. Die

Gerrit

Reply to
Gerrit Heitsch

74AHC-Familie ausgelegt. Schau dir die Timings des Latches genau an wenn
Reply to
Michael Baeuerle

Am 13.12.2014 um 18:48 schrieb Gerrit Heitsch:

wird dann gestartet, macht ein bischen Arbeit und am Ende wieder vom AVR

halt gerne die HW-Schnittstelle verwenden.

abgekoppelt. Und genau so ist es auch gedacht, !HALT, dann warten bis der Bus freigegeben ist, dann den 6808 komplett abkoppeln.

Johannes

Reply to
Johannes Bauer

Hmmmm okay, dann geht das in meinem Fall aber glaube ich nicht. Der AVR generiert kein CS und geht davon aus, dass der RAM-Baustein dauerhaft aktiv ist (deswegen auch eine !RD und eine !WR Leitung).

denke ich mal ziemlich lahm.

6808 SRAM AVR

VMA ----[HC245]----[CS]---------- GPIO [ ] R/!W ---[HC245]----[!W]---------- !W [ ] GND -------10k----[!R]---------- !R

funktionieren, wenn der AVR bei dem !R-Pin auch nach Vcc ziehen kann und das nicht nur ein Open Collector Ausgang ist. Denke aber mal schon, aber werde nochmal im Datenblatt lesen.

Johannes

Reply to
Johannes Bauer

lahm) schramme ich ganz gut am Limit der 74HC. Ich werd mal mit den Bastelkisten-tauglichen 74HC anfangen und aber ein Paar AHC bestellen.

Muss zugeben dass ich auch nicht so wirklich verstehe, warum sie genau

nicht :-)

Johannes

Reply to
Johannes Bauer

Hallo Johannes,

Du schriebst am Sat, 13 Dec 2014 21:18:45 +0100:

men entsprechend benutzt werden darf? Ein Einzelgatter-UND mit !RD, !WR und einem Buffer-Ausgang (mit Pull-up) am Eingang generiert Dir doch einen

rden.

...

iv),

).

enten"

ngig

Anforderungen machen.

--
--  


----------------------------------------------------------- 
 Click to see the full signature
Reply to
Sieghard Schicktanz

Vermutlich weil die oberen Adressbits zur Erzeugung der CS ben

Reply to
Gernot Fink

musst du die _OE-Leitung des Latches passend ansteuern damit dort nur dann LOW anliegt wenn der AVR den Bus hat.

Gerrit

Reply to
Gerrit Heitsch

Frueher beim 8051 gab es Speicher mit internem Latch. Latcht man die unteren Adressbits spart man bis zu 8 Leitungen. Ausserdem hat der Adressdecoder etwas mehr Zeit.

Gernot

p.s.o.t. sorry fuer die abgebrochenen Postings. Iconv hatte Probleme mit den Orginalumlauten

Reply to
Gernot Fink

Erst die ATxmega haben das EBI. Dort hat man auch einen Adressraum von

16MiByte (24 Bit), die Adressen also auf bis zu 3 Ports, und man kann sich aussuchen ob man sie ohne Multiplex (4 Ports, ohne Latch) haben

Adressbytes auf einem Port (3 Ports, mit einem Latch) oder mit Multiplex von allen 3 Addressbytes auf einem Port bzw. mit Multiplex von 2 Adress- bytes auf den Daten (2 Ports, mit 2 Latches).

Das EBI kann neben den ALE auch die /CS Pins steuern.

geeignet sein.

Reply to
Michael Baeuerle

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.