Externes SRAM-Interface AVR

Am 13.12.2014 um 18:09 schrieb Johannes Bauer:

Ja, doch. Wenn !OE permanent aktiv ist, dann schreiben ja sowohl der AVR als auch der SRAM auf den Datenbus, bis !WR kommt. Also Murks.

Neue Idee: AVR wie gedacht an den SRAM ranflanschen. CS per GPIO.

!RD an 1k Pulldown.

Dann kann ich, wenn der AVR den RAM bedient den CS permanent aktiv lassen (das externe Memoryinterface nimmt !RD und !WR) und wenn der 6808

den Bus an und ab.

Vielleicht habe ich ja immernoch einen DEnkfehler, ich bin mir nicht

Johannes

nicht der Fall ist passiert da nichts. Wenn man also _CS korrekt generiert kann man _OE fest auf GND legen.

Gerrit

Damit ist das RAM im gesamten Adressraum des 6808 aktiv. Ist das so gewollt? Soll heissen, der 6808 generiert keinen I/O der nicht ins RAM geht?

darf wenn sonst keiner den Bus benutzt!

Auch nicht vergessen, den 6808 anhalten (mit _HALT) und dann auf BA warten bevor du ihn vom Bus trennst damit der AVR ans RAM kommt. Die

Gerrit

Am 13.12.2014 um 18:48 schrieb Gerrit Heitsch:

wird dann gestartet, macht ein bischen Arbeit und am Ende wieder vom AVR

halt gerne die HW-Schnittstelle verwenden.

abgekoppelt. Und genau so ist es auch gedacht, !HALT, dann warten bis der Bus freigegeben ist, dann den 6808 komplett abkoppeln.

Johannes

Hmmmm okay, dann geht das in meinem Fall aber glaube ich nicht. Der AVR generiert kein CS und geht davon aus, dass der RAM-Baustein dauerhaft aktiv ist (deswegen auch eine !RD und eine !WR Leitung).

denke ich mal ziemlich lahm.

VMA ----[HC245]----[CS]---------- GPIO [ ] R/!W ---[HC245]----[!W]---------- !W [ ] GND -------10k----[!R]---------- !R

funktionieren, wenn der AVR bei dem !R-Pin auch nach Vcc ziehen kann und das nicht nur ein Open Collector Ausgang ist. Denke aber mal schon, aber werde nochmal im Datenblatt lesen.

Johannes

Gernot

lahm) schramme ich ganz gut am Limit der 74HC. Ich werd mal mit den Bastelkisten-tauglichen 74HC anfangen und aber ein Paar AHC bestellen.

Muss zugeben dass ich auch nicht so wirklich verstehe, warum sie genau

nicht :-)

Johannes

Hallo Johannes,

Du schriebst am Sat, 13 Dec 2014 21:18:45 +0100:

men entsprechend benutzt werden darf? Ein Einzelgatter-UND mit !RD, !WR und einem Buffer-Ausgang (mit Pull-up) am Eingang generiert Dir doch einen

rden.

...

iv),

).

enten"

ngig

Anforderungen machen.

Vermutlich weil die oberen Adressbits zur Erzeugung der CS ben

musst du die _OE-Leitung des Latches passend ansteuern damit dort nur dann LOW anliegt wenn der AVR den Bus hat.

Gerrit

Frueher beim 8051 gab es Speicher mit internem Latch. Latcht man die unteren Adressbits spart man bis zu 8 Leitungen. Ausserdem hat der Adressdecoder etwas mehr Zeit.

Gernot

p.s.o.t. sorry fuer die abgebrochenen Postings. Iconv hatte Probleme mit den Orginalumlauten

Erst die ATxmega haben das EBI. Dort hat man auch einen Adressraum von

Adressbytes auf einem Port (3 Ports, mit einem Latch) oder mit Multiplex von allen 3 Addressbytes auf einem Port bzw. mit Multiplex von 2 Adress- bytes auf den Daten (2 Ports, mit 2 Latches).

Das EBI kann neben den ALE auch die /CS Pins steuern.

geeignet sein.