Bus SPI I2C Topologie

Hallo,

ich frage mich gerade, ob es beim SPI bzw. beim I2C wichtig ist, streng die Busstruktur beizubehalten. Ich meine in der der Form, dass vom Master ausgehend die Leitungen über die Platine geführt werden und dann die Slaves wie auf einer Perlenkette auf diesem Bus sitzen. Am schluß dann ggf. eine Terminierung.

Konkret würde ich gerne den Master (bzw. das Device, das in den meisten Fällen den Master spielen wird) in die Mitte der Platine / des Busses setzen und dann nach links und rechts den Bus zu anderen Devices (bzw. auf einen Pinheader für spätere Erweiterungen) führen.

Denkbar wäre auch eine noch 'schlimmere' (?) Konfiguration: Vom Master in einer Richtung abgehen, dann eine Verzweigung und dann an den Ästen weitere Slaves... .

Wie steht es mit der Terminierung des I2C? Ist es wichtig, die Widerstände am Ende des Busses anzuordnen? Oder sind diese Widerstände bei Frequenzen von max. 400 kHz eher als reine Pull-Up zu sehen?

Christian

Reply to
Christian Schulz
Loading thread data ...

Christian Schulz schrieb:

=20

dann=20

=20

en=20

=20

r=20

n=20

nde=20

Hallo,

wie hat man es beim alten Ethernet mit dem dicken yellow cable gemacht? Anzapfungen m=F6glichst kurz, Abschlu=DF mit Wellenwiderstand an jedem En= de. Aber da ging es um 10 MHz und 1 bis 2 cm Anzapfung. Bei 400 kHz sollten da 25 bis 50 cm Anzapfungen kein Problem sein, aber=20 vermutlich wird Deine gesamte Busl=E4nge eh unter 50 cm sein. Sollte also kein Problem sein.

Bye

Reply to
Uwe Hercksen

Terminierungen auf Leiterplatten werden bei Frequenzen von

längere Kabel hat auch bei tieferen Frequenzen.

Ist nicht auf Widerstand der Leitung terminiert. Insofern ist auch die Verdrahtung unkritisch: man muß die Geschwindigkeit immer weiter senken je länger die Strecken werden. I2C wurde in den 80er Jahren ( als es noch kein CAN gab ) in den Kabelbäumen von C-Netz Funktelefonen verwendet ( Fahrer/Kofferraum ). Wenn das Funkgerät in einem Autobus verbaut war hatte das Kabel entsprechende Länge. Also mußte man dort die Übertragungs- geschwindigkeit runtersetzen.

Die "ungefährlichste" Anordnung wäre vom Master zu jedem Slave eine eigene Leitung zu führen. Wurde in Flugzeugen bei ARINC429 anfangs auch so gemacht, aber da solche Kabelbäume unpraktisch sind hat mans auch dort wieder aufgegeben. ARINC429 ist am Sender auf Wellenwiderstand des Koaxkabels terminiert, da würde gute Anordnung etwas helfen.

MfG JRD

Reply to
Rafael Deliano

"Christian Schulz" schrieb im Newsbeitrag news:d5qkqs$brv$ snipped-for-privacy@worf.visyn.net...

Daisy Chain. Wird meist so gemacht.

Naja, nicht so schoen. Fuer I2C OK, SPI waere ich vorsichtig.

DEFINITIV! I2C ist in der normal/fast Version (also 100kHz/400kHz) so schnarchlangsam, dass es praktisch egal ist, welche Topologie verwendet wird. I2C wird sowieso nicht terminiert. Gemäss I2C Standard müssen nämlich alle ICs Spikes bis 50ns ignorieren.

Bei SPI siehts da schon etwas anders aus. Dort kann man schon in den Bereich

20, 30 MHz Takt kommen Und das mit aktiv getriebenen Flanken (also keine Opendrains, sondern Push-pull). Da sollte man die Taktleitung auf jeden Fall schon genauer anschauen. Eine AC-Terminierung (50 Ohm, 100pF) kann auf jeden Fall nicht schaden).

MfG Falk

P.S. Die Taktfrequenz ist NICHT der entscheidende Parameter ob Terminierung wichtig ist oder nicht. Es ist die Anstiegs(Abfall)zeit der Signale.

Reply to
Falk Brunner

ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.