Daklem koristim Xilinx WebISE besplatni alat. U njemu nacrtam jednostavnu shemu logickog sklopa (osnovne stvari - NE, ILI, I, NI....) i trebao bi na njoj pokazati logicki hazard uslijed kasnjenja. No, kako u toj schematici definirati kasnjenja pojedinih osnovnih logickih sklopova??? Ili na neki nacin dodati kasnjenja u model?
Ma dobro to znam, nego sam mislio na kasnjenja u ugradjenim modelima jednostavnih log. sklopova. Dakle onima koji se vec nalaze unutar xilinxa. No kolko sam skuzio to se nemre (bar ne jednopstavno), pa sam ja onda jos jednostavnije napravio svoj element za kasnjenje pa cu tako radit...
Ali jel se moze taj element koji sam sam konstruirao dodati u onaj popis symbola koji se dobije kada se crtaju sheme?
Have something to add? Share your thoughts — no account required.
Ask the community — no account required