Daklem koristim Xilinx WebISE besplatni alat. U njemu nacrtam jednostavnu shemu logickog sklopa (osnovne stvari - NE, ILI, I, NI....) i trebao bi na njoj pokazati logicki hazard uslijed kasnjenja. No, kako u toj schematici definirati kasnjenja pojedinih osnovnih logickih sklopova??? Ili na neki nacin dodati kasnjenja u model?
- posted
prije 18 godina
-- Remove "SPAM_BUSTER" from email address to reply