Jel netko zna kako u spiceu modelirati nesimetricnost tranzistora. Znaci ono ,dva ista tranzistora ali jedan prije provede od drugoga. Fora je da imam neki sklop koji radi na tom principu,ali mi spice uvijek vrati na simulaciji ravnu crtu na oba tranzistora. Ocigledno treba uvesti neko kasnjenje ili nesto ali ja nemam pojma kak se to radi.
Jel postoji mozda opcija da ugasi idealiziranje ili sta vec , pa sta sta ????
Pozdrav , Pero