=BFComo se puede construir un circuito antirrebote simple, bueno, bonito = y barato?
Ocurre que tengo un pulsador normal cerrado, y quiero colocarlo a la = entrada de reloj de subida ( clock up) de un integrado 74LS193, para = prevenir que el conteo binario de 4 bits se estropee.
El dia del senyor de Dimarts 15 Juny 2004 03:26, al grup de news es.ciencia.electronica, en Juvenal va escriure:
o + VCC | +-------- | | \ | / R _ D \ ^ / | | | +-------+-----------o Salida al contador |Puls. | C |o ___ |o ___ | | +---+---- | o GND
donde Puls es el pulsador, R es una resistencia de unos 22k, C es un condensador de unos 470nF y D es un diodo, como el 1N4148 ( o el que te de más rábia / tengas más a mano )
El dia del senyor de Dimarts 15 Juny 2004 13:59, al grup de news es.ciencia.electronica, en Robert M. L. va escriure:
para que la tensión de la salida no quede por encima de la de alimentación en ningún momento (especialmente cuando apagues el equipo), debido a que según que CI son sensibles a esas /putaditas/.
Si es por ese motivo igualmente la tensi=F3n de entrada en esos = instantes ser=E1 0.6 V (o la tensi=F3n de conducci=F3n del diodo) = superior a la de alimentaci=F3n.
--=20 Saludos. Mi web en
formatting link
---------------------------------------- Quitar las XX para responder por mail.
---------------------------------------- =20 "Albert Gonzalez" escribi=F3 en el mensaje = news: snipped-for-privacy@uni-berlin.de...
El dia del senyor de Dimecres 16 Juny 2004 18:14, al grup de news es.ciencia.electronica, en Robert M. L. va escriure:
yup, pero es igual o inferior a la tensión de conducción de la unión base/colector (para NPN) y base/emisor (para pnp) de los transistores internos del CI, con lo que no se descargará el condensador a través de ellos. Imaginate que el condensador es gordito, que la unión de base/colector (en un npn) es débil y que se tiene que descargar todo por ahí, aplicando los 5v del condensador.
Si los transistores son MOS, /teóricamente/ dá lo mismo, pero, la verdad, para lo que cuesta el diodo de los OO, me aseguro de no cascar el CI.
Por otro lado, tienes que existen transistores parásitos que se crean al realizar la implementación sobre el sustrato. A veces estos transistores se diseñan a propósito para proteger de ESD, pero otras veces se dejan tal cual, con lo que puedes acabar teniendo conducciones extrañas por dentro del CI.
Fíjate en las especificaciones del fabricante, donde pone MAXIMUM ABSOLUTE RATES, que la tensión máxima de entrada suele ser la de alimentación +
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.