Czesc,
mam uklad 1-fazowego falownika. Jego zadaniem jest wygenerowanie sinusoidy (50Hz, P<300W) o regulowanej amplitudzie. Regulacja w zakresie 1:100, czyli
2,3 - 230 Vrms. Uklad pracuje w ukladzie pelnego mostka. Mostek i drivery to gotowiec - FSAM10SH60A, ktory niestety wprowadza pewne ograniczenia: czas martwy miedzy wylaczeniem i zalaczeniem gornego/dolnego tranzystora to minimum 3us. Wiem, koszmarnie duzo. Z kolei dla zalozonej minimalnej amplitudy czasy zalaczenia (czyli wypelnienie PWM) powinny byc rzedu dziesiatek ns, czyli duzo mniej niz dead-time. Jak to ugryzc? Moze sa rozpracowane jakies sprytne algorytmy, wykorzystujace jednoczesnie obie polowki mostka? Dodam , ze powazne obnizenie czestotliwosci PWM raczej nie wchodzi w rachube (bo by filtr LC jej nie wycial).Pozdrawiam, Maciek