Gdzie mogê znale¼æ jakie¶ fajne przyk³ady dzia³aj±cych UARTów do wsadzenia w uk³ady programowalne? Akurat chodzi mi o du¿e uk³ady ALTERy, ale ze wzglêdu na VHDL powinien chyba podej¶æ i od Xilinxa? Oryginalny UART do³±czony przez ALTERê w bibliotece niestety nie dzia³a dobrze... Przy zapisie do rejestru TX danych z procesora UART musi mieæ trzymane te dane a¿ do nastêpnego tikniêcia zegara TXCLOCK a nie SYSTEM_CLOCK (czyli baaaaaaaardzo d³ugo z punktu widzenia procesora). W³a¶ciwie móg³bym siê bawiæ w dodawanie zewnêtrznych w stosunku do UARTa zatrzasków na TXDATA, ale i tak UART 6850 dostarczony do ALTERy nie ma nawet FIFO... Chêtnie obejrza³bym sobie jaki¶ gotowy projekt UARTa - gdzie znajdê jaki¶ fajny? A mo¿e kto¶ z Was siê bawi³ UARTem i poka¿e swojego?
VHDL - projekty UARTa
Jan 30, 2004
3 Replies
Popatrz na opencores.org (albo .org albo .net)
Raczej tak - chyba ze dana implementacja Xilinxowego uzywac SRL16. Wtedy trzeba to przerobic.
A ktory to nie dziala dobrze?
Cos pokreciles - UART podlaczony pod Avalon? W ostatecznosci wsadz 8 DFFow i po krzyku...
To wez cos 'normalnego' :-) A FIFO? Nie ma po co wstawiac na stale, bo czesto jest tak, ze nie jest po prostu potrzebne.
Kurde - przeciez KAZDY jeden uart, bez wzgledu na to jak jest zrobiony to bedzie potrzebowac FFow do zapamietania slowa wejsciowego do momentu az zacznie je transmitowac. Wiec wsadzic 8 DFFow i juz - _kazdy_ uart tak ma/bedzie mial.
No my¶la³em o tym aby w³o¿yæ te zatrzaski przed UARTem ale jako¶ zasugerowa³em siê ¿e UART sam powinien je mieæ... Pomy¶lê nad tym jeszcze - dziêki za zaanga¿owanie.
Join the Discussion
Have something to add? Share your thoughts — no account required.
Didn't find your answer?
Ask the community — no account required