VHDL - projekty UARTa

Popatrz na opencores.org (albo .org albo .net)

Raczej tak - chyba ze dana implementacja Xilinxowego uzywac SRL16. Wtedy trzeba to przerobic.

A ktory to nie dziala dobrze?

Cos pokreciles - UART podlaczony pod Avalon? W ostatecznosci wsadz 8 DFFow i po krzyku...

To wez cos 'normalnego' :-) A FIFO? Nie ma po co wstawiac na stale, bo czesto jest tak, ze nie jest po prostu potrzebne.

Kurde - przeciez KAZDY jeden uart, bez wzgledu na to jak jest zrobiony to bedzie potrzebowac FFow do zapamietania slowa wejsciowego do momentu az zacznie je transmitowac. Wiec wsadzic 8 DFFow i juz - _kazdy_ uart tak ma/bedzie mial.