Verilog, VHDL, cos jeszcze ?

np AHDL (dla ALtery), CUPL (ten 2 to do prostych PLD), schematic

przeciez w VHDL czy verilog mozesz opisywac uklad w stylu strukturalnym - masz bramki, liczniki, itd.. mozesz tez behawioralnym- czyli co ma sie stac po wystapieniu takich a takich wymuszen..

Dnia 11-10-2006 o 12:48:06 Marcin Szczepaniak snipped-for-privacy@tego.nie.sieradz.info> napisał:

Właśnie takie mają być. Chcesz sumator? Proszę bardzo: suma<=a+b; Nie musisz już ręcznie łączyć bramek, nie po to powstały języki opisu sprzętu.

Ale jeśli chcesz to możesz, mając odpowiednią bibliotekę. Generalnie nic nie szkodzi na przeszkodzie, żeby w ten sposób zejść na poziom pojedynczych tranzystorów. Wydaje mi się, że jeśli coś tu się będzie zmieniać, to raczej w kierunku wyższych poziomów abstrakcji (np. SystemC, o którym było dość głośno jakiś czas temu, ale teraz jakby mniej o nim słychać).

Mozesz na przyklad zaimplementowac w ukladzie FPGA mikrokontroler (np. PicoBlaze dla Spartana-II) i pisac dla niego oprogramowanie w assemblerze lub C:). Jest specjalny kompilator (PicoBlazic bodajze), ktory z kodu asm,C wygeneruje odpowiednia strukture (otrzymasz kod zrodlowy VHDL) i wystarczy jedynie dodac ja jako komponent do glownego kodu VHDL-a (VHDL-a czy Verilog-a). W zasadzie mozesz w takim ukladzie FPGA zbudowac sobie dowalne struktury: mk, pamiec. Dopiero od niedawno zaczalem baczniej przygladac sie ukladom FPGA, ale juz czuje, ze to przyszlosc.

pozdrawiam chojny

tak, ale w dosyc niewwielu dziedzinach. jak na razie inne rozwiazania sa duzo tansze. I nie wszedzie potrzebujesz szybkosci i mozliwosci FPGA - czesto wystarczy proc czy DSP , ktore bedzie rzad wielkosci tansze. w masowym sprzecie na fpga niema co liczyc - asic zawsze bedzie tanszy, z tego wzgledu chociazby, ze nawet po optymalnym upakowaniu w FPGA wykorzstujesz w porywach 50% bramek. (nie mowie o LE), a za kazdy mm2 krzemu sie placi..