Potrzebuje schematu ukladu lub scalaka realizujacego nastepujace zadanie:
Uklad posiada 1 wejscie i 3 wyjscia. Analizujac przebiegi czasowe takiego ukladu:
1 na WE1 powoduje pojawienie sie 1 na WY1 nastepnie 0 na WE1 powoduje pojawienie sie 0 na WY1 nastepnie 1 na WE1 powoduje pojawienie sie 1 na WY2 nastepnie 0 na WE1 powoduje pojawienie sie 0 na WY2 nastepnie 1 na WE1 powoduje pojawienie sie 1 na WY3 nastepnie 0 na WE1 powoduje pojawienie sie 0 na WY3 nastepnie 1 na WE1 powoduje pojawienie sie 1 na WY1 nastepnie 0 na WE1 powoduje pojawienie sie 0 na WY1 itd...
Jak zrealizowac taki uklad ?
Pozdrawiam Keeller
Didn't find your answer? Ask the community — no account required.
P
Pawel "O'Pajak
Powitanko,
Troche malo zrozumialy opis (co jest na pozostalych wyjsciach? Zera?) Jesli dobrze zrozumialem i koniecznie chcialbym robic to "na piechote" to wsadzilbym multiplekser (z glowy to chyba byl np. 74164). Dalej to juz kombinacja ktore wyjscia potraktowac jako wy1, wy2, wy3. Pozdroofka, Pawel Chorzempa
J
Jarek
Witam
To mi wygląda na zwykły rejestr przesówny w TTL to było chyba 74164
Pozdrowienia Jarek
M
Marek Dzwonnik
U¿ytkownik "Jarek" snipped-for-privacy@netscape.net napisa³ w wiadomo¶ci news:ci2jcm$cov$ snipped-for-privacy@atlantis.news.tpi.pl
Rejestr przesuwny z kr±¿±c± jedynk±, albo licznik Johnsona (4017), albo zwyk³y licznik + dekoder (7442, 74hct138 itp.). Sêk w tym, ¿e trzeba do³o¿yæ sygna³ INHIBIT zeruj±cy wszystkie wyj¶cia w czasie gdy sygna³ zegarowy jest w stanie "0". Poza tym popularne dekodery (np. 138) maj± wyj¶cia aktywne stanem niskim, wiêc dochodzi jeszcze gar¶æ inwerterów.
Autor nie napisa³ do czego mu taki uk³ad potrzebny, ale wygl±da mi to na rozdzielacz do sterowanie czego¶ b. powolnego w dzia³aniu. Zatem nie trzeba siê przejmowaæ drobnymi stanami nieustalonymi.
Mo¿na np. tak: licznik 7493:
formatting link
dekoder 74138:
formatting link
inwertery (7404) na ka¿de wyj¶cie dekodera Sygna³ zegarowy ma taktowac licznik. Wyj¶cia z licznika podaæ na wej¶cia adresowe (A,B,C) dekodera. Jednocze¶nie ten sam zegar podaæ na nienegowane wejscie zezwalaj±ce dekodera (E3). W ten sposób aktywny stan na jednym z wyj¶æ dekodera pojawi siê tylko przy wysokim stanie sygna³u zegarowego. Poniewa¿ dekoder wybiera jedno wyj¶cie aktywne stanem _niskim_ to trzeba jeszcze na wszystkie wyj¶cia do³o¿yæ po inwerterze
Albo inaczej: Licznik pier¶cieniowy 4017. Mo¿e byæ w cmos 40xx albo w HC/HCT:
formatting link
10 wyj¶æ z kr±¿±c± "1", ale niestety nie posiada wej¶cia INHIBIT. Zatem na ka¿de wyj¶cie dok³adamy po bramce AND (7408) i drugie ³apki tych wszystkich ANDów sterujemy sygna³em zegarowym. Wtedy: CLK=0 -> wszystkie Wy=0;
Autorze w±tku: Najlepiej przyznaj siê od razu do czego Ci to potrzebne. ;)
Join the Discussion
Have something to add? Share your thoughts — no account required.
Didn't find your answer?
Ask the community — no account required
Report Content
You are reporting this content to the moderators. They will look at it
ASAP.