stabilnosc bledow :)

May 09, 2005 2 Replies

Wlasnie uruchomilem pierwsze 90% wlasnej konstrukcji DSO - zasadniczo byl mial dzialac z max. predkosci 30MSPS ale podczas eksperymentu z 60MSPS okazalo sie ze nadal jako-tako dziala.



60MHz to czestotliowc mojego zegara - w normalnym trybie pracy (30MSPS i mniej) impulsuje wejscie ce pamieci tak aby podczas modyfikacji linii adresowych byla nieaktywna - aby wyciagnac
60 ustawilem wejscie ce na stale - jak mozna sie bylo spodziewac- czesc probek laduje pod falszywymi adresami. Co ciekawe - bledow jest stosunkowo niewiele (mniej niz 5%) i pi razy oko zawsze maja ten sam uklad - zaczynam sie zastanawiac czy nie sprobowac ich zmapowac i skorygowac w software (po stronie PC) - 60MSPS brzmi duzo lepiej niz 30 :). Jaka mam szanse ze tego typu bledy pozostana stabilne i raz wyliczona mapa bedzie uzteczna przez dluzszy czas? Pozdrawiam GRG

Ale na oko 50 brzmi ladnie i bledow zadnych nie bedzie :-)

Zerowa ? uzyj suszarki, a potem wsadz uklad do lodowki ..

P.S. Nie wiem co za pamiec - ale CE moze byc ciagle aktywne, wazne jak impulsujesz WE. No i czy licznik synchroniczny jest.

J.

J. F. schrieb:

Ale 50MHz wymagaloby zegara 100MHz - wtedy cykl zapisu do RAM mialby

10ns. A specefikacja mowi - minimum 12.5ns. Lub zegara 150MHz i podzialu cyklu zapis-modyfikacja adresu na 2/1 - tylko tego nie przetrwa moja logika :(

wyliczona

Chyba faktycznie sprobuje - ew. bede usilowal "wygaszac" ce na czas ponizej cyklu zegarowego - jakas linia opozniajaca na ciagu bramek...

Wg. specyfikacji pamiec cykl zapisu przy sterowaniu przez ce jest krotszy niz przy sterowaniu przez we :) (pamiec to SRAM 32kb wyciagniety ze starej plyty glownej 386 - typu w tej chwili nie pamietam).

licznik oczywiscie synchroniczny

GRG

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required