Snchronizacja zegara uC i SDRAM

a co mowi datasheet? (IMO wiekszosc jesli nie wszystkie pamieci DRAM maja teraz Self Refresh Mode)

Ale odnoœnie czego??

Przecie¿ napisa³em na pocz¹tku ¿e ta pamiêæ ma Self Refresh Mode i przynajmniej tak mi siê wydaje nie bêdzie j¹ trudno podpi¹æ do uC. Nie chcê siê jednak za to zabieraæ dopóki nie bêde pewien ¿e mo¿e byæ taktowana zegarem max 16MHz. Nie wiem czy to co podaj¹ 133MHz to max czêstotliwoœæ, czy tez mo¿na z ni¹ zjechaæ so 16MHz. Nie mam doœwiadczenia z takimi pamiêciami wiêc pytam. Mo¿e ktoœ bêdzie wiedzia³?

Pozdrawiam.

PAndy napisa³(a):

zle cytujesz, zle oznaczasz naglowek i uzywasz polskich znakow co razem powoduje ze trudno odgadnac co chcesz powiedziec, nie czytasz datasheetow... jak ci pomoc ?

Z datasheetow próbowalem nauczyc sie uC, nie dalo sie. Sprawne poslugiwanie datasheet-em przyszlo dopiero po wstepnej lekturze ksiazkowej kiedy wiedzialem juz o co chodzi. Odnosnie tej pamieci wyczytale troche ale nie wszystko, nie wszystko mozna po prostu obczaic nie znajac tmatu.

Pozdrawiam.

w data sheet musi byc Fmax i Fmin, po prostu znajdz; te wielkosci nie musza byc jako herce, moze byc podany max i min okres zegara; wtedy pewnie bedzie oznaczone jako Tmax i Tmin;

JA

czego sie nie dalo? Powiedz dlaczego ja wiem jaki moze byc maksymalny okres zegara a ty nie przy czym to ty chcesz wykorzystac ten uklad w swojej konstrukcji...

nieprawda

jak chcesz poznac temat skoro nie czytasz datasheeta w ktorym podany jest parametr o ktory pytasz?

sorry ze tak pisze ale naprawde chce ci pomoc

czy chodzi o parametr:

tCC -> CLK cycle time [max 1000 ns]

jesli tak to moje 16MHz moze temu dac rade.

bingo!