Scalony licznik/dzielnik czestotliwosci

poszukaj licznika up/down z parallel load i wyjsciem zero. Z wyjscia taktuj load, na wejscie rownolegle daj ten swoj wymagany okres, doloz ew. R/S na dwoch bramkach, zeby hazardy ubic i masz. Oczywiscie latwiej zakapslowac to do jakiegos malego CPLD...

Ja to robiê tak, ¿e t³umaczê na angielski co chcê znale¼æ i szukam po angielsku. Czyli:

Wyszukiwarka daje np:

U¿ytkownik "Rufous" snipped-for-privacy@niespamowi.pl napisa³ w wiadomo¶ci news:gp81q9$5u4$ snipped-for-privacy@achot.icm.edu.pl...

Raczej uzyc licznika w dol [w sumie mozna i w gore] z wpisywaniem rownoleglym. dwa 4 bit TTL to chyba 163 i 193, w cmos 4000 byly 8 bit.

Dodajac reszte wymagan [skad te 8 bitow ?] okaze sie ze Marek ma racje - czas na uzycie CPLD/FPGA.

No chyba ze sie uda kupic 8253/8254 i cie usatysfakcjonuje [magistrala karmiony].

J.

U¿ytkownik "Rufous" snipped-for-privacy@niespamowi.pl napisa³ w wiadomo¶ci news:gp81q9$5u4$ snipped-for-privacy@achot.icm.edu.pl...

Nie wiem, czy istnieje jeden scalak za³atwiaj±cy sprawê, ale mo¿esz zainteresowaæ siê par± 74590 i 74688.

e.

U¿ytkownik "J.F." <jfox snipped-for-privacy@poczta.onet.pl> napisa³ w wiadomoœci news:gp8bes$26d$ snipped-for-privacy@news.onet.pl...

Dzieki wszystkim za pomoc. Zdecyduje sie na dwa 74163 w kaskadzie, przynajmniej mam nadzieje, ze kupie to bez problemu :). Generalnie 6 bitow by styknelo po przeliczeniu...musze z 12MHz zjechac do ok 1MHz, 700k, 500k,

Z FPGA juz kiedys sie bawilem, ale to wyciaganie armaty na mrowke :)

Pozdrawiam!!

Jak szybki ma być - może [74HC]40103 się nada?

Je¶li mogê co¶ doradziæ, to proponowa³bym mikrokontroler z kwarcem 24MHz z wewnêtrznym podzia³em /2, lub 12MHz - bez podzia³u wewnêtrznego. Do tego obrotowy zadajnik 1 z 16 do wyboru czêstotliwo¶ci. Program trochê bardziej skomplikowanego urz±dzenia zajmuje mi: 650 i 700 bajtów (2 procesory) W moim przypadku chodzi³o o wygenerowanie precyzyjnych impulsów o regulowanej d³ugo¶ci i odstêpie miêdzy dwoma.

Rufous pisze:

Jest CD4059 - CMOS PROGRAMMABLE DIVIDE-BY-N COUNTER, ale lepiej użyć jakiegoś CPLD, bez problemu pociągnie więcej jak 150 MHz.

w FPGA/CPLD sa tez male egzemplarze.

pytanie co to dokladnie ma byc - czy dokladnie i tylko podzielnik ustawiany przelacznikiem, czy cos wiecej.

A moze DDS jest dla Ciebie rozwiazaniem ..

J.

U¿ytkownik "Sylwester £azar" snipped-for-privacy@alpro.pl napisa³ w wiadomo¶ci news:gp8urd$t64$ snipped-for-privacy@mx1.internetia.pl...

Witam,

mam mikrokontroler (z kwarcem 48 MHz), ktory wlasnie zadaje stopien podzialu czestotliwosci na licznik. Z uC mam 12 MHz, z wyjscia zegarowego (Fosc/4). Nie moge juz tego wrzucic do przerwan, bo mam juz licznik zajety (z wysokim priorytetem), a wstawienie jeszcze jednego licznika (licznik 1 MHz, przy cyklu 12 MHz) spowolni program, szczegolnie, ze mam obsluge przerwan SPI i USB (gdzie timingi sa wazne). No, ale mam jeden caly port w uC wolny, wiec dlatego chce konfigurowac tym licznik.

Aha, podzial czestotliwosci potrzebny jest mi do wysterowania filtrow z przelaczana pojemnoscia (zmiana cz odciecia filtru LP), wiec nie musi byc to super precyzyjne...dlatego tez szkoda troche fpga, a tym bardziej dds :)

Pozdrawiam!!

Dzieki, ten bedzie idealny i ominie mnie zabawa z dwoma licznikami :)

Pozdrawiam!!

Tu by nawet GAL wystarczy³ ;P

Owszem, ale jak sie okaze ze to nie prosty licznik-podzielnik ma byc, ale kilka sterowanych z uP i najlepiej polaczonych od razu z rejestrami o wejsciu szeregowym - to gal jest za slaby.

No i wcale nie tak prosto go zaprogramowac w dzisiejszych czasach :-)

J.