Ok, ale czy to miganie jest zsynchronizowane z odczytem czy nie? Jeżeli jest to ok, a jeżeli nie jest i nie wstrzelimy się czasem odczytu to metoda jest taka sobie.
Ja mam nawyki z programowania PC a nie mikrokontrolerów. W programie pecetowym dałbym zmienną w pętli do zapamiętania stanu i porównywał stan historyczny z aktualnym. Podejrzewałem że w tym przypadku musi być jakiś haczyk, że może port procesora jest zmapowany jako miejsce w pamięci, ale do pełni szczęścia brakuje mi zapewnienia że odczyt portu jest synchroniczny z danymi wystawianymi przez pamięć, wtedy takie rozwiązanie ma ręce i nogi.
No i teraz już wszystko jasne, dzięki za objaśnienie. Przy takim rozwiązaniu sprzętowym faktycznie odczytanie dwukrotnie pamięci jest OK. Czego to się człowiek może nauczyć :)
Podobnie się zachowują inne kostki pamięci flash - w odróżnieniu od pamięci RAM (sram, dram) pamięci flash i eeprom można kasować tylko całymi sektorami (np po 64kbajty) a zapis może się odbywać tylko po wcześniejszym "odblokowaniu" funkcji zapisu z użyciem wewnętrznego kontrolera w kostce pamięci.
Jak chcesz więcej poczytać o tej pamięci to tu jest to dokladniej rozpisane co który bit rejestru statusowego ma znaczyć:
Toggle Bit (DQ6) The toggle bit can be used to identify whether the program/erase controller has suc- cessfully completed its operation or if it has responded to an erase suspend. The toggle bit is output on DQ6 when the status register is read. During PROGRAM and ERASE operations, DQ6 changes from 0 to 1 to 0, and so forth, with successive bus READ operations at any address. After successful completion of the operation, the memory returns to read mode. During erase suspend mode, DQ6 will output when addressing a cell within a block be- ing erased. DQ6 will stop toggling when the program/erase controller has suspended the ERASE operation. The Data Toggle Flowchart gives an example of how to use DQ6 and the toggle and al- ternative toggle waveforms describe toggle bit timing.
Alternative Toggle Bit (DQ2) The alternative toggle bit can be used to monitor the program/erase controller during ERASE operations. It is output on DQ2 when the status register is read. During CHIP ERASE and BLOCK ERASE operations, DQ2 changes from 0 to 1 to 0, and so forth, with successive bus READ operations from addresses within the blocks being erased. A protected block is treated the same as a block not being erased. After the oper- ation completes, the memory returns to read mode. During erase suspend, DQ2 changes from 0 to 1 to 0, and so forth, with successive bus READ operations from addresses within the blocks being erased. Bus READ operations to addresses within blocks not being erased will output the memory cell data as if in read mode. After an ERASE operation that causes DQ5 to be set, DQ2 can be used to identify which block or blocks have caused the error. DQ2 changes from 0 to 1 to 0, and so forth, with successive bus READ operations from addresses within blocks that have not erased cor- rectly. DQ2 does not change if the addressed block has erased correctly.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.