Użytkownik "William" napisał:
wiec skoro widziałeś jego architekturę to mozesz mi wyjaśnić jakim sposobem wykonuje on jedną instrukcję w takcie zegarowym?
a co do klonowania, to w chińskich fabrykach podróbek nikt się nie zastanawia jak co jest zbudowane, skanują scalaka warstwa po warstwie rendgenem i kopiują
gargamel przemówił ludzkim głosem:
Przecież dostałeś już odpowiedź. Każdy rozkaz jest obrabiany przez dwa cykle zegarowe. Reszty można się domyślić - albo wykorzystywany jest zegar wielofazowy, albo logika mikrokontrolera pracuje na obydwu zboczach zegara. Jak byś miał jeszcze jakieś pytania to pisz śmiało na snipped-for-privacy@atmel.com. Inżynierowie z suportu na pewno rozwieją twoje wątpliwości.
Zbych pisze:
BTW: Niektóre nowe AVRy (szczególnie te powolne i słabowite) mają oficjalnie omówiony w dokumentacji PLL, którym można napędzać timer aby np. generować szybki PWM gdy reszta procka chodzi powolnie.
Niewykluczone, że AVRy od zarania dziejów mają PLLa zwielokrotniającego częstotliwość zegara właśnie do wytworzenia wielu wewnętrznie używanych faz przetwarzania rozkazu. Ale to by chyba wywołało zwiększony pobór prądu. Stawiam jednak raczej na pewną asynchroniczność kolejnych mikrooperacji i odpalanie kolejnej po zakończeniu poprzedniej. Może dałoby się to zaobserwować łapiąc na oscyloskopie przebieg pobieranego prądu (przy zminimalizowanej pojemności odsprzęgającej) po zapodaniu powolnego taktowania. Czy procek po zboczu ciągnie dużo ale krótko a potem nic nie robi / czy może ciągnie impulsy prądu po obu zboczach zegara.
Użytkownik "Zbych" napisał:
nie dostałem odpowiedzi:O( chyba w ten weekend zaoszczędzę na piwie i kupię sobie książkę o AVRach i sobie poczytam bo już wku####ją mnie te lamery:O(prawa łoma też pewnie nie znają:O)
gargamel napisał(a):
Taaak, w polskiej książce na pewno sobie poczytasz jak cholera :)
gargamel pisze:
W książkach nie znajdziesz więcej informacji, niż jest zawarte w dokumentacji Atmela. No może jakieś przemyślenia poparte praktyką ale czy warto po to zaoszczędzać na piwie? ;)
Użytkownik "Adam Dybkowski" snipped-for-privacy@45wp.pl napisał w wiadomości news:ggf487$3j3$ snipped-for-privacy@news.wp.pl...
Tylko że AVR są w pełni statyczne i zegar można podawać i 0,00001Hz. Ja zatem bym obstawiał na wewnętrzne bloki opóźniające które wytwarzają wielofazowy zegar.
In the darkest hour on Thu, 20 Nov 2008 17:53:51 +0100, Zbych snipped-for-privacy@onet.pl screamed:
Microchip sprzedaje kompilator na GPL klientom? Łatwo kopię dostać w takim razie.
In the darkest hour on Mon, 24 Nov 2008 22:45:58 +0100, gargamel snipped-for-privacy@doli.na screamed:
Zaoszczędź na piwie. Kup AVR-a. Zeszlifuj. Podziel się wynikami obserwacji... ;)
William pisze:
Na przykład w ATtiny 261 ma PLL'a do wytwarzania 4x lub 8x częstotliwości zegara RC 8MHz (tzn. na wyjściu PLLa mamy 32 lub 64MHz). Z tego PLLa (tym razem po podzieleniu przez 4) można także popędzać jądro procesora. Czyli wydusić pracę na 16MHz mając tylko wewnętrzny generator RC 8MHz.
Przy taktowaniu zewnętrznym tego PLLa nie można używać. Czyli odpada teoria o chodzeniu z PLLa mnożącego dowolny zewnętrzny zegar (np.
0,00001Hz).ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.