Pamieci synchroniczne

Użytkownik Sebb napisał:

Pamięć synchroniczna ma zegar i wszystkie operacje są nim synchronizowane. 10 ns nie określa cyklu odczytu z pamieci, a jedynie długość cyklu zegara. Pamięć asynchroniczna posiada sygnały kontrolne decydujące o długości czasu dostępu. Długo by mówić ,ale wracając do tematu - tak można zastosować częstotliwość 59 MHz do taktowania pamieci synchronicznych o czasie dostepu 10ns.

Adam Górski

U¿ytkownik "Górski Adam" snipped-for-privacy@wp.pl napisa³ w wiadomo¶ci news:v5Kvc.43408$ snipped-for-privacy@news.chello.at...

Hmm,chce taka pamiec synchroniczna podlaczyc pod przetwornik CA 11ns.Czy pamiec synchroniczna sterowana z zegara zewnetrzenego(zegar przelacza adresy) moze byc przelaczana z dowolna czestotliwoscia (chce sterowac szybkoscia przelaczania adresow w zakresie od 10-100MHz z krokiem co 1 Hz).Jaki jest czas propagacji sygnalu na wysciu takiej pamieci 10ns Pamieci synchroniczne to typowe moduly DIMM do PC,osobne pamieci asynchroniczne sa drozsze ale czy lepsze,czy bardziej sie do tego nadaja?Ponizej schemat jak chce to podlaczyc

--------------

--------- A0-A15 | licznik 16 bit | | |----------------| | | RAM | D0-D8 ------------- | |-------------przetw.DA | |

--------- |clk 10-100MHz

czy takie rozwiazanie ma szanse realizacji?

seba

Użytkownik Sebb napisał:

Poczytaj najpierw o pamieciach synchronicznych. Owszem takie rozwiązanie ma pewne szanse realizacji. Pewne...... Na pewno nie osiągniesz przepustowości 100MB/s z pamiecią synchroniczną z zegarem 10ns i szyna danych 8 bitów. Pamięć synchroniczna wymaga ,aby sterownik wysyłął do niej rozkazy sterujące ,odświeżania i inne . Adres jest także multipleksowany.

Adam Górski

czyli zostaje asynchroniczna.Co do czytania to probowalem poszukac czegos w necie o synchronicznych,bez skutku.

To akurat zależy od typu pamięci. Ostatnio używałem pamięci synchronicznej (72 bity (4*9bitów), 512Ksłów) do której zapis trwa 1 cykl zegarowy i można pisać do niej strumień danych w tempie zegara systemowego. Adresy i linie sterujące są w niej oczywiście oddzielone od danych. Zapis można prowadzić dla całej szerokości magistrali danych (72b), albo dla dowolnie wybranej kombinacji 4 części 9 bitowych części magistrali (można np. zapisać całą przestrzeń adresową najmłodszego bajtu bez zmiany innych części słowa 72-bitowego :-). Odczyt również jest strumieniowy z prędkością zegara z tą różnicą, że dane pojawiają się opóźnione o 1 takt zegara w stosunku do adresu. Dla odczytu strumienia to nie ma jednak żadnego znaczenia.

To załatwiają niezależne linie sterujące (tryb odczytu i zapisu, wybór części magistrali danych itp.)

To tylko dla pamięci SDRAM. To, co napisałem powyżej dotyczy statycznej pamięci synchronicznej.

Dla zastosowań w szybkich systemach nie jest multipleksowany ze względu na znaczną spowolnienie czasu dostępu.

Zgadza się pisałem o SDRAM-ach. BTW - całkiem fajny wynalazek to Twoje ramisko - w czym stosujesz ?

Adam Górski

W urządzeniu przetwarzającym strumień danych :-)