FPGA - dwa "dziwne" pytania

Wielokrotne impulsy - raczej nie (jesli nie liczyć błędów w programie)

- ale nie licz na to że impulsy bedą miały stałą szerokość, twój program może zostać w dowolnej chwili "uśpiony" zeby zrobić miejsce innemu procesow - i impuls który miał mieć 10us nagle wydluża sie do

100ms. O ile pamietam swoje boje z portem rownoległym i CPLD - przy długim kablu zbocza impulsów "siadały" i zaczynały się przekłamania, było też sporo problemów z przesłuchami (jak zostawiłem wyjścia CPLD skonfigurowane na "fast" to potrafił gadać sam ze sobą - recznie zrobiony kabel równoległy z co drugą linią masy jeszcze leży w szufladzie ze moim zbiorem kuriozów). A - i jeszcze zakłucenia z zasilacza - układ działał poprawnie tylko z zasilaczem liniowym, podpiecie impulsowego powodowało przekłamania w komunikacji. Podziwiam producentów drukarek... GRG

Stawiam na niedopasowanie impedancji FPGA/kabel/LPT Podobne zagadnienie też ćwiczyłem - problem podobny. Poniższe rozwiązało go :

Quartusa nie znam. ISE nie wiesza się. Co do przyjazności ISE i ilości trywialnych wręcz bug'ów mogę powiedzieć jedno : zdarzyło mi się splunąć w monitor. Nie rozumiem dlaczego Xilinx zrezygnował z rozwoju Foundation Base. Brak w ISE LogiBlox to nie krok w tył lecz skok w tył.

Pozdrawiam ,

MH

Spinacz biurowy, grg12 snipped-for-privacy@chello.at!