Mêcz± mnie takie dwie w±tpliwo¶ci:
- W zasadzie nie dotyczy bezpo¶rednio FPGA. Czy sygna³y na porcie równoleg³ym komputera mog± zachowywaæ siê niestabilnie podczas prze³±czania? Wykorzystujê port równoleg³y do sterowania zaprogramowanym w FPGA procesorem i mam takie wra¿enie, jakby co jaki¶ czas przy prze³±czaniu poziomu sygna³u z aplikacji na PC generowane by³y dwa impulsy a nie jeden, co przypomina mi odbicie styku zwiernego. Z drugiej strony kojarzy siê z kolejkowaniem wiadomo¶ci w Windows - choæ klikniêcie by³o tylko jedno. Korzystam z biblioteki inpout, która udostêpnia port równoleg³y w trybie u¿ytkownika w Windows XP.
- Jak tak przegl±dam opencores.org, w dokumentacji wiêkszo¶ci projektów króluje Xilinx. Czy jest jaka¶ wyra¼na przewaga Xilinxa nad Alter±, o której warto wiedzieæ? Mo¿e ISE Webpack jest bardziej przyjazny, szybszy, albo rzadziej siê wiesza ni¿ Quartus? Nie mia³em dot±d ¿adnej praktyki z Xilinxem. Domy¶lam siê, ¿e pytanie ma wysoki stopieñ ogólno¶ci, mo¿e jednak da siê na nie prosto odpowiedzieæ?
Pozdrawiam, Krzysiek