FPGA - dlaczego pamięć jest z boku?

Użytkownik "Marek" napisał w wiadomości grup dyskusyjnych: snipped-for-privacy@news.neostrada.pl...

Podejrzewam, ze proces technologiczny do eeproma/flash nie bardzo pasuje to "zwyklej logiki".

Zauwaz, ze przez dlugie lata rzadkoscia byly uC z e/eprom/flash. Niby byly, ale drogie i bardzo rzadkie.

Aczkolwiek uklady GAL/CPLD jakos sobie z tym radzily.

Patrzac po pozniejszych pomyslach na pamieci NAND/NOR, to mozliwe, ze ta technologia ladnie sie w GAL/CPLD sprawdza.

J.

pozniejszych pomyslach na pamieci NAND/NOR, to mozliwe, ze

Myślę, że powód jest inny, bardziej prosty.

Marek pisze:

To go przedstaw. IMHO może chodzić o trwałość (ilość zapisów) lub dowolność co do rozmiaru pamięci.

To niech dołożą osobną pamięć, ale w tej samej obudowie, co FPGA.

Pozdrawiam, Piotr

Narzucajace sie rozwiazanie ... ale mam wrazenie, ze unikane, przynajmniej przez dlugie lata.

Użytkownik "AlexY" napisał w wiadomości grup dyskusyjnych:n02g26$m1u$ snipped-for-privacy@dont-email.me... Marek pisze:

Raczej niekrytyczna w przypadku FPGA. Na etapie prototypu sie przyda, ale potem raczej nie przewidujemy zmian, a na pewno nie duzo.

Tez chyba niespecjalnie - rozmiar FPGA znamy i tyle nam trzeba, ni mniej, ni wiecej.

J.

Dlaczego tak uważasz? Jest obowiązek użycia wszystkich bramek?

Użytkownik "Marek" napisał w wiadomości grup dyskusyjnych: snipped-for-privacy@news.neostrada.pl... On Mon, 19 Oct 2015 14:11:44 +0200, "J.F."

Uzycia nie, ale zaprogramowac jakos trzeba, zeby nie przeszkadzaly :-)

Owszem - funcja "tu jest koniec pliku, reszte wylacz" moze w srodku byc.

Tak czy inaczej - maksymalna ilosc danych znamy, wiecej nie ma sensu, mniej nie ma sensu - czyli wiadomo jakiej pamieci uzyc, i raczej nikt nie bedzie narzekal ze za drogo, bo pozwala zaprogramowac cala kosc, a jemu wystarczyloby tylko cwierc :-)

No chyba, zeby tak przewidziec kilka konfiguracji do wyboru przy starcie ...

J.

Można zintegrować cpu w cenie $10 za sztukę i sprzedawać za absurdalne pieniądze (Zynq) które odstraszają na dzieńdobry. Rynek jest mało konkurencyjny i mocno bufoniasty. Może czas reaktywować CEMI i produkować jakieś MCY ;)

W dniu poniedziałek, 19 października 2015 19:25:20 UTC+2 użytkownik Sebastian Biały napisał:

No, MCY Zbyszko, MCY Wicher, ... ;)

Pozdrawiam,

Myślę, że z analogicznego powodu, dla którego dla procesorów stosuje się zewnętrzny ram. Czemu PC nie ma procesora z zintegrowanym ram?

Nie jest niezbędna - jeśli FPGA współpracuje z prockiem to może on zaprogramować FPGA. Łatwiej wtedy wraz z modyfikacją programu zmienić też wsad do FPGA.

Miałeś udzielić odpowiedzi, a nie zadać kolejne pytanie :)

No w pytaniu jest już zaszyta odpowiedź :)

Pytanie: Dlaczego pamięć do FPGA nie jest zintegrowana z FPGA. Twoja zapowiadana oficjalnie odpowiedź: Pamięć do FPGA nie jest zintegrowana z FPGA z tych samych nieznanych powodów, dla których pamięć RAM do procesorów nie jest zintegrowana z procesorami.

Użytkownik "Mario" napisał w wiadomości grup dyskusyjnych:n05ns6$785$ snipped-for-privacy@dont-email.me... W dniu 2015-10-20 o 16:40, Marek pisze:

A kto wie - moze ma i racje. Bo odpowiedz moze brzmiec: wspolczesna technologia pamieci DRAM wymaga przeprowadzenia na krzemie operacji, ktorych nie chcemy przeprowadzac na procesorach, bo koszta rosna/uzysk maleje.

Czyli powody bylyby te same, o ktore podejrzewam FPGA, mimo ze operacje calkiem inne :-)

J.

Tylko, że często ten procek siedzi w FPGA, więc na starcie się pojawia pewien problem...

Pozdrawiam, Piotr

Niedługo to się może zmienić. W komórkach i innych urządzeniach przenośnych nie od dziś się stosuje ARMy z nalutowanym na plecach RAMem. IBM wymyślił eDRAM i go stosuje m.in. w POWER7. A jeśli masz w PC Haswella IrisPro, to on też ma 128MB pamięci na pokładzie.

Pozdrawiam, Piotr

J.F. pisze: [..]

W przypadku "prawdziwych" CPU wkrótce może się okazać że Twoje przypuszczenie jest/będzie błędne, zobacz że coraz więcej funkcji integruje się z CPU, kiedyś nie miały nawet kontrolera DMA, obecnie L3 cache ma rozmiar całkowitej pamięci zwykle instalowanej w 386.