Witam,
zamierzam w moim projekcie wykorzystać pamięć synchroniczą RAM o organizacji
512k x 16 (lub 18), częstotliwość zegara systemowego 25 MHz. Czy mogę bez żadnych zmian w projekcie przejść z pamięci asynchronicznej na taką z zegarem? Zakładam, że magistrale danych i adresowe tak jak były do tej pory, sygnały wr, rd i cs również. No a zegar to do clk procesora. Czy o czymś czasem nie zapomniałem? Czy z poziomu procesora będzie to taka sama pamięć? Czy czasem nie trzeba wprowadzać wait state? Jaka jest przybliżona cena takiej pamięci, tj. 512k x 16 (8Mbit lub większych), oczywiście dostępnej detalicznie w polsce:)Pozdro