skoro zeszlismy z tematu, to moze nowy watek, w nadziei, ze ktos sie dolaczy :)
"jerry1111":
> ostatnio coraz czesciej mam potrzebe zmienic jakis drobiazg
>> i usiluje to zrobic za pomoca 'chip editor', ale z marnym
>> skutkiem, jedyne co mi sie naprawde udaje to zmiana parametrow
>> pll, moze ktos ma jakies wieksze doswiadczenia i chcialby sie
>> nimi podzielic ?
> Taaa... recznie cos zmieniac w srodku zajetego w 80% EP1C6. Powodzenia ;-)
nie mam zamiaru poprawiac recznie projektu, ale wlasnie o to chodzi, ze mam stratix2 zajety w 80% i kazda glupia zmiana wymaga rekompilacji, a to oznacza kilka godzin czekania na wynik; czasem wychodzi taka bzdura, jak reset podpiety nie na ten pin co trzeba, czy odwrotna polaryzacja sygnalu; czasem bardzo by sie przydalo 'wyciagniecie' kilku sygnalow ze srodka na zewnetrzne nozki, by zrozumiec czemu zle sie dzieje; takie sytuacje teoretycznie w sam raz pasuja, by je poprawic w chip edytorze;
Ja od pewnego czasu staram sie znalezc czas ;-) , zeby opanowac do
> perfekcji LogicLock - coby nie przekompilowywac za kazdym razem calego > ukladu.
i jakie efekty ? swego czasu myslalem, ze 'za-lock-owanie' kawalka logiki i back annotate tegoz przyspieszy kompilacje, ale moje doswiadczenia z logiclock sa negatywne;
Jerry
JA