Cze¶æ. Wpad³em na taki pomys³ by z jednego kwarca zaprzac do pracy dwa mikrokontrolery. Zastanawiam siê narazie do¶æ p³ytko czy to zda egzamin? Mo¿e kto¶ próbowa³ ju¿ takich sztuczek. Chodzi g³ównie o ograniczenie do minimum ¼róde³ zbêdnych zak³óceñ które bez w±tpienia nie bêd± mniejsze przy
On Behalf Of ravell
A złapałeś kiedyś dwie sroki za jeden ogon? Mnie nawet przez myśl nie przeszło podobne łączenie, ale może ...
Są to dwa generatory kwarcowe ze źródłem na wejściu, mała szansa aby dwa generatory samowzbudne zsynchronizowały się. A szczególnie mała jest szansa, na obniżenie poziomu zakłóceń w ten sposób.
pzdr Artur
Bo tobie sie od razu ze srokami kojarzy :-)
Czemu mala ?
Poza tym nie musza sie wzbudzac - kwarca podlaczamy do wejscia i wyjscia zawartego w procku wzmacniacza.
Teraz wystarczy tylko wyjscie jednego doprowadzic na wejscie drugiego ..
J.
zgadza sie. z powodzeiem robi³em cos takiego na 89c2051. chodzilo bez najmniejszego problemu. kwarc byl 11,059200MHz
On Behalf Of J.F.
Bo są dwa wyjścia razem połączone.
A to faktycznie będzie działać.
Ale ja i tak wolę osobne kwarce.
pzdr Artur
U¿ytkownik "J.F." <jfox snipped-for-privacy@poczta.onet.pl> napisa³:
Dok³adnie tak. Jeden procek wzbudza kwarc, a drugi tylko pobiera sygna³ zegarowy. Trzeba tylko pamiêtaæ o ustawieniu ¼ród³a sygna³u jako "external clock" w tym drugim.
Darek ¯o³na
U¿ytkownik "ziel" snipped-for-privacy@poczta.onet.pl> napisa³ w wiadomo¶ci news: snipped-for-privacy@poczta.onet.pl...
Wspólny kwarc daje jednakowy wzorzec czasu. Na przyk³ad ³±cz±c procesor ze scalakiem do czytania kart RFID (oba mog± mieæ swój kwarc, ale po co). Czytnik z 4MHz robi 125kHz. Karta dzieli to dalej przez 64 (chyba) - aby uzyskaæ czas 1 bitu. Transmisja to 64 bity. Procesor analizuj±c sygna³ z karty mo¿e bazowaæ na swoich timerach, a nie musi dodatkowo siê synchronizowaæ do zboczy sygna³u z karty.
Podobnie przy komunikacji 2 procesorów - uzyskana synchronizacja dzia³a dla nieskoñczenie d³ugiej transmisji. Czasem mo¿e byæ przydatne.
P.G.
Użytkownik Sławomir Kapelko napisał:
czy przypadkiem wprowadzenie proca w tryb Power Down nie zatrzyma zegara? drugi wtedy tez stanie
Ale tez dwa wejscia razem polaczone :-)
J.
Racja. Zatrzyma. Jak widac znowu wchodzi kwestia kompromisu. Ale jesli wylacze procek ktory "kradnie" czestotliwosc generatora "matki" wtedy problem rozwiazany jest po inzyniersku i fajnie prawda? A w mojej aplikacji nie moge wylaczyc dwoch mikrokontrolerow. Pozdro Ravell
zdaje sie takie rozwiazania sa stosowane wszedzie gdzie to tylko mozliwe
karty chipowe w wejsciem clk , płyty glowne , karty dostepu itd.
oscylator w/g danych katalogowych to przewaznie jedna bramka do wejscia jest jedna koncowka kwarcu do wyjscia druga takze mozna zlapac i 50 srok jesli mamy oscylator o dostatecznej wydajnosci pradowej wyjscia
Użytkownik Ravl napisał:
oczywiscie na pewno sa sytuacje gdzie mozna wykozystac te wlasciwosc a nawet bedzie to pozadane, tylko trzeba o tym pamietac :)
Have something to add? Share your thoughts — no account required.
Ask the community — no account required