Hi!
Ich hab leider nur sehr wenig Erfahrung mit VHDL, muss jetzt aber ins kalte Wasser springen.
Ich arbeite mit der Quartus II 6.0 Full Web Edition und versuche, auf dem DE2-Board von Altera (Terasic) ein Design aufzubauen.
Beim Kompilieren erhalte ich zwei Meldungen, die mir nicht vollkommen klar sind:
- "Output Pins are stuck at VCC or GND"
- "Following pins have nothing, GND, or VCC driving datain port"
Beide Meldungen scheinen mir etwas darüber auszusagen, an welche Signale bestimmte Ports meiner Entity geschaltet sind. Und ich frage mich, wie Quartus das wissen kann, also an welche Signale diese Ports geschaltet sind. Ich hab doch noch gar keine Zuordnung vorgenommen... Ausserdem kann eine Entity doch in verschiedenen Umgebungen instanziiert werden, wobei die Eingangssignale jedesmal unterschiedlich sein könnten.
Ich würde mich freuen, wenn mir da jemand Aufschluss verschaffen könnte.
Viele Grüße,
Andreas