Qualität Entwicklungsboards

Diese Boards werden wohl grundsaetzlich funktionieren weil es sonst diese Firma nicht mehr geben duerfte. Und sie muessen sicherlich kein EMV oder Klimatest bestehen weil sie einfach auf dem Schreibtisch des Entwicklers/Programmierers funktionieren muessen bis der erste Protoyp der eigenen Hardware auf den Tisch steht. Und es ist auch relativ egal was so ein Board kostet weil ehr nur 2-3Stk gebraucht werden. Ausserdem bekommt man die Boards von den IC-Herstellern normalerweise auch geschenkt.

Das ist auch technisch garnicht moeglich weil ja da noch keine Stromversorgung, keine Sensoren oder Aktoren drann sind.

Ich weiss das nicht, aber deine Annahme ist vermutlich nicht ganz falsch da beim Rhaspberry dahingegend ja etwas Aufwand getrieben wurde und das ist im Prinzip ja auch ein Entwicklerboard. Allerdings speziel gedacht fuer Endkunden und lauffaehig so wie er ist.

Sie sind hinreichend gut. :-)

Ausserdem habe ich gelegentlich auch Grund zu der Annahme das meine ersten Protoypen auch nicht sofort durch die EMV kommen. Deine? .-)

Olaf

Ich habe jetzt keine Lust, extra Eagle zu installieren, daher nur allgemein:

Nicht gut. Wobei: warum sollte man GND splitten?

SPlit setzen.

Vermutlich nicht ganz so kritisch. Micron spezifiziert relativ moderate Anforderungen an die Abblockung bei DDR3.

Braucht man nicht wirklich. Die Impedanz ergibt sich durch den Lagenaufbau -

man genug Reserven hat, sind die Toleranzen beherrschbar.

Wozu? Ohne Lagenwechsel in den Signales braucht es IMHO auch keine extra GND-Vias.

Geschwindigkeitsklasse der RAMs ausnutzen will, wird es eng - darunter hat

bestimmte Boards ausfallen sollten.

Billigtablets etc. zeigen das.

Sprich: Ja, das *kann* alles Probleme machen, aber ein kategorisches "das kann ja so nicht gehen" sehe ich da nicht.

cu Michael

Thomas Langhammer schrieb:

Den habe ich zu Hause:

Original LCD spendiert und bin seit dem ganz zufrieden. Da ist aber nichts mit "Entwicklung" gelaufen, benutze das Ding mit Linux als "Music-Box", damit ich nicht immer den PC hochfahren muss, wenn ich mal

war der zweite ausschlaggebende Punkt und der Ton-Ausgang vom Raspi ist

Ich bin gar nicht auf die Idee gekommen, dass ein Entwicklungsboard

"Mini-PC-Boards". Warum auch?

Am 22.10.2014 20:38, schrieb Thomas Langhammer:

"Allwinner A20 dual core Cortex-A7 processor, each core typically running at 1GHz and dual-core Mali 400 GPU"

Ich kann mir nicht vorstellen, dass das "open hardware" ist.

source?

/ Gary Nevison, Head of Legislation & Compliance bei Premier

/ Richtlinie 2011/65/EU und besonders der CE-Kennzeichnung.

/ Richtlinien zu implementieren sind, da diese Boards in andere

/ ?Die Entwicklungsboards vieler Hersteller sind zwar / RoHS-konform, aber es gibt einige wichtige Ausnahmen, die

/ notwendige Unterlagen als Teil der CE-Verpflichtungen von den / Herstellern selbst geliefert werden.?

Aber wenn Distributor Papperl will, wird Anbieter Papperl liefern.

EMUFs wirds nicht mangeln.

Zudem gibt es ja Pseudo-Arduino-Irgendwas die die Steuerung von Bausatz 3D-Druckern machen sollen und an die damit letztlich

MfG JRD

Um die Leitungen reinzulegen, die man wegen den fehlenden Lagen nicht unterbringt. Also keine verschiedenen GNDs, sondern einige cm unterbrochenes

Haben die die Abblockung inzwischen z.T. integriert? Bei SDRAMs war das m.W. noch nicht so.

entfernt.

mehr erlaubt, und das bei ~300MHz (also relativ unkritisch anmutende 3,3ns cycle time).

Tom

Davon gehe ich auch aus. Andere Boards dieser Firma hatte ich auch schon,

Die Boards der Hersteller selbst entsprechen dann aber in aller Regel auch deren Layoutrichtlinien und sind oft eher ein gutes Beispiel, wie eng man (wenn man sonst keine Randbedingungen hat) die Layoutrichtlinien umsetzen kann. Ich hab testweise auch schon mal die Abstrahlung von einem Demoboard

gutem Layout von den Grenzwerten weg kommt.

Raspberry Pi oder auch das Beaglebone sind von den Layouts her auch viel

Es soll hin und wieder vorkommen, ja ;-)

Tom

Ja - siehe Micron TN-41-13:

"Micron DRAM has on-die capacitance for the core as well as the I/O. There is not a total reliance on external capacitance. It is not necessary to allocate a capacitor for every pin pair (VDD:VSS, V DDQ:VSSQ)."

beschriebenen Abweichungen vom optimalen Layout kostet halt Reserve - bis zu einem gewissen Punkt geht das gut, irgendwann wird es zu viel (und dann

Zugriffsmustern - das sind fiese Fehler).

Reserven.

cu Michael

aus dem PHY nach Datenblatt die Anforderungen der CPU laut Datenblatt

cu Michael