6 milioni di transistori in un chip

Facendo diventare ogni transistor piccolo alcuni micron.

La base su cui viene costruito il chip è silicio. Questo viene verniciato con una lacca fotosensibile. Ci si proietta della luce UV fatta passare attraveso una maschera di quarzo su cui sono disegnate le parti da proteggere (queste maschere costano decine di migliaia di dollari). Si toglie chimicamente la parte di vernice esposta e si droga il silicio. Ci si aggiungono cioè delle impurità (arsenico, fosforo,...). Il procedimento si ripete un po' di volte con maschere e materiali diversi fino ad aver creato 6 mio di transistor su quel pezzo di silicio. Adesso ci si fa sublimare sopra del metallo e lo si toglie dove non serve con il metodo già descritto ed ecco i contatti elettrici.

Per inciso, il chip è ancora piú piccolo di quello che pensi: all'interno del contenitore che vedi, il chip è un quadratino di ca.

1cm di lato.

L'indusria dei chip è probabilmente la piú precisa che l'uomo conosce. Il drogaggio avviene in una proporzione di 10ml in una piscina olimpionica (e se si trattasse di colorante, dovresti immaginarti tutta la piscina cambiare completamente colore).

Uno dei responsabili di produzione della Siemens mi ha detto come paragone che loro devono costruire Berlino in modo che la posizione degli edifici sia corretta fino a +/- 2mm.

Questi transistor formano porte NAND. Con un numero sufficiente di porte NAND (oppure NOR) puoi produrre qualsiasi funzione logica. Un processore è semplicemente una "macchina" in grado di eseguire un certo numero di operazioni logiche.

Dire che un chip è potente non ha senso, a meno che non si parli del calore dissipato durante il funzionamento.

Puoi dire che ha un set esteso di istruzioni a disposizione e quindi puoi dargli comandi piú specifici. Oppure puoi dire che è molto veloce.

Se non sono rimasto indietro con la tecnica dovrebbero essere CMOS di tipo P e di tipo N. Come detto, se non è cambiato qualcosa. Mi pare che si stia cominciando a giocare con il SOI (silicio su substrato isolante).

Ciao Boiler

Il Wed, 20 Jul 2005 11:35:02 GMT, Smeagol ha scritto:

Sicuramente ce chi ne sa parecchio più di me ma, questo in generale si chiama il campo della *microelettronica* e la microelettronica è proprio...micro!! La dimensione minima degli oggetti realizzabili è un parametro proprio della cosiddetta *tecnologia* e il trend è quello di realizzare dispositivi sempre più piccoli. Ho lavorato per un pochino in questa area, con i CMOS e al tempo mi sembra che la minima lunghezza di canale fosse...boh, non lo ricordo, pochi micron comunque.

Sperando di averti dato un lume sulla tua domanda a), passiamo alla b). I transistor, opportunamente dimensionati e connessi, svolgono la funzione di

*porte logiche*. Per esempio in CMOS due transistor complementari messi uno in testa all'altro formano una porta NOT, o inverter. Con le funzioni logiche elementari, più qualche altro amennicolo (flip-flop, memorie ecc..) si realizzano funzioni comunque complesse...Ossia il tuo Pentium o chi per lui :-)

c) Il digitale non è il mio campo, ma credo che i CMOS la facciano da padroni, per questioni di potenza richiesta (le logiche bipolari succhiano più corrente, in soldoni)...

M

PS è una risposta MOLTO approssimativa, ma tanto per iniziare ;P

Forse vale la pena di dire che un motivo c'è, e non è solo rendersi belli di fronte alla concorrenza ;-)

Il processo di produzione di un chip è un lavoro che va fatto in un ambiente perfettamente pulito. Se non fosse per le sostanze tossiche che si usano, i centri di produzione per IC sarebbero le migliori sale operatorie del mondo.

Dato che i canali hanno una larghezza di alcuni micron quando va bene, se un granello di polvere della grandezza di un decimo di millimetro si posa sulla maschera, "cortocircuita" una caterva di roba sul wafer.

Se la probabilità che un granello di polvere finisca su un wafer è

1:10 e su un wafer riuscimao a far stare 10 chips, la probabilità di produrre un chip difettoso è 1:100.

Se rimpiccioliamo i chips e ce ne facciamo stare 100 su un wafer, portiamo la probabilità di errore a 1:1000.

Per l'industria la produzione di IC miniaturizzati ha quindi un vantaggio economico.

Boiler

Il Wed, 20 Jul 2005 14:15:54 +0200, Boiler ha scritto:

E io che credevo fosse per questioni di velocità (dei circuiti che si possono avere) ;-P

A parte questo, di cui sono sicuro, non mi è molto chiaro il tuo discorso sulla probabilità...Se un granello di polvere fa danni, probabilmente la quantità di danni che fa è proporzionale alle dimensioni sue e di quello su cui va a impattare, giusto? Allora teniamo ferma la dimensione del granello, e variamo quella dei chip...ah ok, ho capito. In realtà aumenti la densità di chip sulla tua area per cui, se è vero che ora lo stesso granello distrugge molti più chip, e anche vero che se ne salvano molti di più "tutt'attorno" ;-)

Non ci avevo mai pensato, grazie!

M

Facendoli piccoli piccoli :-). Attualmente sono in produzione dei transistori che sono piu` piccoli di 100 miliardesimi di metro (100 nanometri, 0.1 µm). Se ti impressiona il numero 6 milioni, pensa che in una chiavetta di memoria usb da 128 megabye c'e` piu` di un *miliardo* di transistori. Offiamente il numero di prima non tiene conto della memoria grafica. Malgrado tutto 6 milioni avrei detto che fossero pochi per un acceleratore grafico.

Porte logiche. Piu` ne hai piu` operazioni logiche sui bit puoi fare allo stesso tempo.

Transistori mos.

--

Franco

Um diesen Satz zu verstehen, muß man der deutschen Sprache mächtig sein.

Il Wed, 20 Jul 2005 14:56:01 +0200, Franco ha scritto:

..Stai diFentanTo TeTesko? :-)))

M

Non so la nvidia con che tecnologia lavora ma si e' gia' superata la soglia del micron da un bel po' di tempo. Penso che ora siano a 0.13um (che per inciso e' la lunghezza del canale del mos). La intel e la amd lavorano gia' a 90nm.

Questa e' la visione accademica della cosa. In realta' si producono una serie di circuiti di base (standard cell: vanno dalla nand al xor (che e' cmq difficile da fare con solo delle nand) fino a flip-flop e blocchi di base per le alu) e tramite una sintesi a partire da un sorgente vhdl o verilog creano in circuito equivalente che alle volte e' di nuovo ritoccato a mano...

Si e no :-P Diminuendo la lunghezza del canale si aumenta la velocita' intrinseca di commutazione del transistor (la ft). Inoltre la riduzione della grandezza fa ridurre anche lo spessore dell'ossido di gate e quindi di conseguenza la Vt0 dei transistor. Avere una Vt0 piu' permette di alimentare il circuito con tensioni piu' basse e quindi direttamente ridurre il consumo del circuito. La questione dei granelli di polvere e' si vera, ma per arginare non e' tanto la miniaturizzazione che conta ma la grandezza del wafer: facendoli sempre piu' grandi si avranno sempre piu' circuiti su di un solo wafer e di conseguenza piu' circuiti buoni (in percentuale). Inoltre si aumenta sempre piu' la pulizia delle camere pulite: ora mi sembra che siano di classe 0.1 il che vuol dire 0.1 particelle piu' grandi di un micron per metro cubo d'aria.

Ciao Scola

Il Wed, 20 Jul 2005 15:33:29 +0200, nicola scolari ha scritto:

In sostanza mi hai dato ragione, dunque! La dimensione vien ridotta per spingere sempre più in là la velocità dei circuiti, mentre il discorso "polveri" (e non ci avevo proprio pensato), si argina aumentando le dimensioni del wafer. Ovvio poi che la miniaturizzazione possa portare vantaggi in tal senso.

Mi ero invece completamente scordato il discorso della Vt0 e dunque il "low power"...Mi chiedo: ma problemi col rumore, mai? Non intendo quello indotto dallo switching, quanto quello termico...a che Vt0 siamo arrivati? Lavorando sottosoglia non crea problemi tutto questo?

M

Ach... mi prendi in fallo. Non sono molto forte per quel che riguarda il rumore. A quanto ne so quello termico resta "costante" con la riduzione della dimensione del transistor, quindi la dinamica disponibile si riduce. In questo senso viene molto piu' utile lavorare con i fattori di rumore dei transistor ma qua la cosa si complica. Invece il flicker noise rompe tantissimo. A seconda del design la corner frequency (la frequenza per la quale rumore termico e rumore flicker sono uguali) puo' salire anche a qualche MHz....

Per la Vt0 non ti so dire cosa hanno intel amd e compagnia bella. Per il design che ho appena finito con la UMC 0.18um gli nMOS avevano circa

0.35V e i pMOS 0.42V. Dico circa perche' quella ciofeca di modello bsim che ci hanno dato aveva un Vt0 variabilissimo (per gli n sotto certe condizioni riusciva anche a dare 0.5V). Per quel che riguarda il lavoro sottosoglia: essenzialmente il problema e' che con la riduzione delle dimensioni si riduce il coefficiente uCox e quindi anche la corrente specifica. Bisogna avere transistor molto larghi per arrivare sottosoglia, a meno di non ridurre enormemente la corrente con tutti i problemi che porta. Nel design che ho appena fatto mi sono ritrovato con un transistor che aveva un rapport W/L di 432um/1um per una corrente di 6uA. Per il resto la riduzione "rende i circuiti piu' robusti" perche' a parita' di superficie occupata si ha un matching molto migliore.

Ciao Scola

Nein! nur ein bisschen :-)

--

Franco

Herz, mein Herz, sei nicht beklommen und ertrage dein Geschick.
(H. Heine)

Ce ne dovrebbero essere 302 milioni se non sbaglio... 6 milioni è una cifra superata da molti anni ormai...

Ecco, lo sapevo, sono rimasto indietro ;-) Cosa usano? Electron beam lito? Mi pare che con la fotolito non si possa scendere sotto gli 800nm.

Sì, ma a chi mi chiede come faccio a far stare 6mio di transistor su un chip non parlo di VHDL ;-)

Interessante, grazie delle info!

Saluti Boiler

Ho parlato con un collega che e' un po' piu' portato sulla questione. Secondo lui per le tecno 0.18um usano ancora gli UV: ci sono dei generatori a 164nm e 194nm circa (la lunghezza d'onda determina la massima risoluzione). Per le tecno 90nm probabilmente usano i raggi X che hanno lunghezze d'onda fino a circa 30-50nm. Dico probabilmente perche' con l'e-beam si arriva a risoluzioni molto maggiori, ma il problema e' che e' *molto* piu' lenta che l'x-ray, e difficilemte una intel o una amd con le produzioni che hanno possono andare piu' lente... cmq ribadisco sono solo supposizioni.

Personalmente mi riescie piu' semplice pensare ad una sintesi e place & route automatico a partire da un descrittivo del circuito che a dei poveri ingegneri che si disegnano 6 milioni di transistor a manina (a dire il vero anche di piu': il cell della sony-toshiba-ibm ne ha 235mio).

Ciao Scola

È per questo che chiedevo, non penso sia commercialmente vantaggioso.

Ma tu non sei lui ;-) Pochi giorni fa ho spiegato come funziona una CPLD a uno studente di matematica al terzo anno con un certo interesse per l'informatica. Benché avesse un certo background tecnino non è stato facile.

Ciao Boiler

P.S.: siamo colleghi, ma io sono all'altro poli e un po' piú indietro :-)

Il Wed, 20 Jul 2005 18:08:06 GMT, Er Palma ha scritto:

E' vero mi sono sbagliato, non sono 6 milioni bensi' 302....

Vabbe', spiegare il principio di una CPLD o di una FPGA e' ben diverso dal dire che ci sono programmi che generano il circuito a partire dalla sua descrizione comportamentale. Ma cmq forse e' vero che sono troppo dentro a queste cose quindi...

Zurigo? Cosa fai di bello?

Elettrotecnica e IT (molto elettro, poco IT). Ma sono appena al primo anno.

Ciao Boiler

nicola scolari wrote in news:42df8855$ snipped-for-privacy@epflnews.epfl.ch:

In tal caso tanto vale parlare di "magia": è questo che appare a chi non ha certe nozioni di base... ;-)

Per citare Clark "ogni tecnologia sufficientemente avanzata è indistinguibile dalla magia" ;-)))

AleX

Io sono piu' dell'idea: "You do not really understand something unless you can explain it to your grandmother.", Albert Einstein

Ciao Scola