Еще пара вопросов по s3c4530A.

May 23, 2004 2 Replies

Привет All!



  1. Внутри микросхемы есть PLL, который умножает внешнюю тактовую частоту на

5 или на 6.6. Причем сказано, что на вход ему можно подавать от 10 до 40 МГц, а mclk может быть до 50 МГц. Hу и какой глубинный смысл в этом "от 10 до 40", если получается, что при множителе 5 можно подавать только 10 МГц, а множитель
6.6, получается, вообще использовать нельзя?
  1. Объясните, чв чем состоит функция бита stall enable в SYSCFG. После сброса он устанавливается в единицу, в описании регистра SYSCFG сказано, что он всегда должен быть 0, а его функцию я просто не понял.

Всего наилучшего, [Team PCAD 2000] Алексей М. ... Программисты и программистки! Выше флаг промежуточного переноса!


AM> Привет All!

AM> 1. Внутри микросхемы есть PLL, который умножает внешнюю тактовую частоту на AM> 5 или на 6.6. Причем сказано, что на вход ему можно подавать от 10 до 40 МГц, а AM> mclk может быть до 50 МГц. Hу и какой глубинный смысл в этом "от 10 до 40", AM> если получается, что при множителе 5 можно подавать только 10 МГц, а множитель AM> 6.6, получается, вообще использовать нельзя?

Гм, меня разобрало любопытство, чего-ой-то Гнусмас такой паршивенький PLL применил. (у S3C44BOX и S3C2410 - отличные PLL настраиваются с почти произвольным коэффициентом), посмотрел даташит. ИМХО, глубинный смысл 10..40 в том что в этом диапазоне устойчиво работает PLL, на выходе соответсвенно 50..264 МГц. (Реально максимум надо смотреть - может быть и меньше, для 0.25 мкм от Самса - примерно 150..180 МГц), а дальше есть ведь программируемый делитель - с выхода которого и берется собственно MClk. Странный делитель ( только на 2, 4, 8 ...), называется "for Low Power Control", но похоже всегда работает.

AM> 2. Объясните, чв чем состоит функция бита stall enable в SYSCFG. После AM> сброса он устанавливается в единицу, в описании регистра SYSCFG сказано, что он AM> всегда должен быть 0, а его функцию я просто не понял.

Не знаю как в 4530, а в 44BOX младший бит SYSCFG тоже называется "Stall Enable", и усер мануал гласит:

Enable stall option. This bit is recommended to be 0. 0:stall disable 1:stall enable (Stall option: Insert one internal wait cycle when a non-sequential address is generated for caching).

При инициализации я туда записывал 0 и не имел никаких проблем.

PS. А чем закончилась история с программированием 16-битной флешки, если не секрет?

Привет Vyacheslav!

24 May 04 13:12, Vyacheslav Ovsiyenko писал Alex Mogilnikov:

VO> даташит. ИМХО, глубинный смысл 10..40 в том что в этом диапазоне VO> устойчиво работает PLL, на выходе соответсвенно 50..264 МГц. VO> (Реально максимум надо смотреть - может быть и меньше, для VO> 0.25 мкм от Самса - примерно 150..180 МГц), а дальше есть ведь VO> программируемый делитель - с выхода которого и берется VO> собственно MClk. Странный делитель ( только на 2, 4, 8 ...), VO> называется "for Low Power Control", но похоже всегда работает.

Hо ведь при старте, как я понял, этот делитель выключен!

VO> PS. А чем закончилась история с программированием 16-битной флешки, VO> если не секрет?

Я долго смеялся. Hад собой. Оказывается, я по ошибке включил этот самый PLL (clksel была посажена на землю), в результате вместо ожидаемых 25 МГц получалось 125, что и приводило к забавным таким глюкам. Отключение PLL привело все в норму. :)

Всего наилучшего, [Team PCAD 2000] Алексей М. ... Собака - вдруг человека...

Join the Discussion

Have something to add? Share your thoughts — no account required.

Didn't find your answer?

Ask the community — no account required