Witam! Mam proste pytanie dotyczace wykorzystania linii GCK1/2/3 oraz GSR w ukladzie CPLD Xilinx XC9500. Czy na linie GCLK musi byc podany sygnal zegarowy nawet jesli uklad realizuje tylko funkcje kombinacyjne bez wykorzystania przerzutnikow? Jesli w projekcie wykorzystuje tylko jeden zegar, to czy pod GCLK2/3 mam podlaczyc ten sam zegar, czy zostawic je "wiszace"? I kolejne pytanie dotyczy linii GSR. Analogicznie, jesli jej nie wykorzystuje, bo nie wykorzystuje przerzutnikow to zostawic ja niepodlaczona, czy moze po power up dac na nia jakis sygnal resetujacy? Sorki, za glupie pytania, ale dopiero zaczynam zabawe z CPLD.
- posted
17 years ago