wredny PMOSFET ;-)

Grzegorz Kurczyk przemówił ludzkim głosem:

Łatwiej by było odpowiedzieć gdybyś podał typy tranzystorów i częstotliwość kluczowania. W _uproszczeniu_ masz taki układ zastępczy wejścia p-mosa w swoim układzie

o +12V | +-----+ | | _ | | | ___ R=470R | | --- Cgs - | | | +-----+---> napięcie na bramce | ___ --- Cgd | | v - dren przywierany do masy

Cgd jest pewnie z 10 razy mniejsze od Cgs, więc amplitudę impulsów na bramce też będziesz miał ponad 10 razy mniejszą od napięcia zasilającego. Może przy tranzystorach logic-level będzie to wystarczające do chwilowego otwarcia.

Podaj parametry układu, bo bez tego to czyste gdybanie.

Użytkownik Zbych napisał:

Dokładnie taki schemat zastępczy rozważałem. Ten P-MOSFET to Si4463BDY. Tranzystorki te mają dość dużą pojemność bramki (rzędu 4,5nF). W pdf-ie nie odnalazłem Cgd ale chyba to to samo co Crss (Reverse Transfer Capacitance), która wynosi ok 540pF. Tranzystorek jest oczywiście locic-level i chyba ta jego "logiclevelowatość" daje popalić. Przy kluczowaniu ok 30kHz mam szpilki

-Ugs dochodzące do 2V co już całkiem nieźle otwiera ten tranzystor.

Pozdrawiam Grzegorz

Wydaje sie ze to jest dobre :-)

Daj mniejszy opornik i sprawdz.

J.

Użytkownik J.F. napisał:

Właśnie próby z mniejszym rezystorem doprowadziły mnie do tego wniosku :-)

Pozdrawiam Grzegorz

GG: 1445218

Użytkownik Grzegorz Kurczyk napisał:

I niestety wszystko wskazuje na to, że szukając na siłę tranzystora logic-level popełniłem błąd projektowy :-(

Pozdrawiam Grzegorz

GG: 1445218

No to mi się wszystko wyjaśniło. Rzeczywiście moje wytłumaczenie było suszne. Tylko wpadł na to trochę wcześniej niejaki Pan Miller (nie mylić z Leszkiem) :-) To co się dzieje to klasyczny efekt Millera w tranzystorze polowym.