Witam,
Znacie jakieś darmowe narzędzia? Jeśli tak, dajcie linka. Guglarka nic ciekawego nie podaje.
verilog2vhdl
Oct 29, 2013
7 Replies
W dniu wtorek, 29 października 2013 19:51:55 UTC+1 użytkownik snipped-for-privacy@gmail.com napisał:
A przy okazji:
always @(posedge dco) begin if (rst) begin count <= 1'b0; gate <= 1'b0; end else if (fcostb) begin count <= count + 1; if (&count) gate <= 1; end end
Co to niby ma znaczyć (&count) ?!
formatting link
Dzięki!
Jakieś dziwne masz te google, wklepuje "verilog to vhdl" i pierwsze trzy wyniki to już trzy różne programy.
- Pierwszy wynik to link na którym jest link, który z kolei nie działa.
- Drugi wynik to pytanie podobne do mojego na edaboard.
- Trzeci to SynaptiCad za jakieś 5k$+.
Mamy inne google czy raczej wyniki dopasowane do profilu usera stworzonego na bazie wykradzionych danych osobowych. Ja mam takie coś:
formatting link
Dzięki za linka.
Join the Discussion
Have something to add? Share your thoughts — no account required.
Didn't find your answer?
Ask the community — no account required