Witam Czy jest możliwe zadeklarowanie wybranych bloków logicznych tak żeby nie podlegały optymalizacji (jak zmienne volatile w C)? Chcę zastosować sztuczki z czasem propagacji bramek, łącze parzystą licznę NOT żeby wprowadzić sztuczne opóźnienie. Niestety optymalizator redukuje funkcję do "wire". Używam Xilinx ISE i CPLD XC95..XL.