Witam, mam problem z przetwornikiem A/C ad1870, układ pomimo doprowadzenia wszystkich potrzebnych zegarów (pracuje w trybie slave) na wyjsciu daje same zera, ponadto zmierzone napięcie referencyjne wynosi ... -40mV wzgledem masy( rozumiem ze powinno byc ok 2.5) wykluczam raczej mozliwość niepodłączenia czegoś, wszystkie napiecia zasilania są dostarczane do układu (mierzone bezposrednio na nózkach) ponadto mało prawdopodone mi sie wydaje uszkodzenie układu przez esd lub przegrzanie - był wlutowywany z zachowaniem maksymalnej ostrożności. W czym moge jeszczeszukać problemu zanim zamowie nastepny układ? bo juz nie mam pomysłu ;/
problem z układem ad1870
Jun 03, 2008
5 Replies
nuclear2001 pisze:
No raczej nie 40 mV
wykluczam raczej mozliwość
Nie zamawiaj. Raczej na pewno jest dobry.
1) Zobacz czy wszystkie zasilania ma podłączone 2) Jeżeli tak jak w datasheecie to na pewno jest ok 3) Zobacz ile prądu ciągnie , porównaj z datasheetem 4) Jeżeli masz oscyloskop sprawdź czy na we jest to co Ci się wydaje 5) Czytaj datasheeta po wiele razy, czasem jest coś drobnym drukiem 6) Udostępnij schemat + wykonane zdjęcia - będzie łatwiej 7) Zobacz czy nie ma Eval kita - porównaj schematyAdam
W artykule <g23jua$6m2$ snipped-for-privacy@news.onet.pl> nuclear2001 napisal(a):
Wygląda, jakby był w power-down. RESET jest w stanie wysokim (nieaktywny)?
wszystkie zasilania są - mierzone bezposrednio na nózkach
pobor pradu jest ok - około 40mA
na wejsciach jest ok - oscyloskopem ogladane na wyjsciu nie jest ok
szukam i nie widze
schemat daje tutaj :
formatting link
pragment płytki :
formatting link
na żółto podpisane wejścia - na CLK jest 12.5Mhz, na Bclk 1,5625Mhz na LRclk
48,828125kHz zasilanie 5V ,na reset HI poziom napięc na wejsciach 3.3V (wspolpraca z FPGA) ale wg datasheta powinien pracowac normalnie w takiej konfiguracji na fioletowo wyjscia - wszedzie obserwowany stan niski przez cały czas
autopoprawka - nie jest ok - 6.7mA
W artykule <g2r0et$77a$ snipped-for-privacy@news.onet.pl> nuclear2001 napisalu:
Na oscyloskopie jest UH > 2.4V?
Powinien generować chociaż WCLK...
Impuls resetu (L) po włączeniu - podajesz? Szerokość H/L CLKIN jest odpowiednia? FPGA ma wejścia na pinach podłączonych do SOUT i WCLK (raczej ma, bo konflikt powodowałby duży pobór prądu)? W ostateczności może przestaw przetwornik w tryb master (trzeba też przekonfigurować PFGA - ustawić BCLK i LRCLK jako wejścia) i zobacz, czy się odezwie.
Join the Discussion
Have something to add? Share your thoughts — no account required.
Didn't find your answer?
Ask the community — no account required