Po co jest wejscie zegarowe w GAL-u?

Jak to po co ? przecie¿ mo¿esz robiæ sobie np. uk³ad sekwencyjny synchroniczny , wtedy musisz jako¶ przerzutniki wyzwalaæ.

Mister

Maksymilian Dutka napisa³(a) w wiadomo¶ci: ...

Pocz±tkuj±cy? Na narastaj±ce (ew. opadaj±ce) zbocze zegara zmienia siê stan na wyj¶ciach przerzutników. Je¿eli to ju¿ oczywiste to w prostych GALach np 16V8 tylko z tego wej¶cia mo¿e byæ pobierany sygna³ taktuj±cy przerzutniki. W du¿ych isp s± dedykowane wej¶cia zegarowe - maj± krótkie i o zbli¿onych warto¶ciach czasy propagacji od nó¿ki do ró¿nych sekcji struktury (a nawet do ka¿dego przerzutnika).

Nie znam programu(?). W prostych GALach (ale i np MAX7000) czasami nie ka¿dy sygna³ mo¿na pod³±czyæ do dowolnego wyj¶cia (ograniczenie w GALu lub "za ciasno"). Mo¿na wymusiæ w prgramie i ew. poszukaæ w opcjach kompilatora/fittera.

Użytkownik Arek napisał:

Tak, z PLD nigdy nie miałem do czynienia.

Rzeczywiście, wejść zerarowych przeżutników nie można "podłaczyć" do czegoś innego niż wejście zerarowe w GAL-u, a myślałem że można.

Użytkownik Mister napisał:

Myślałem że to obojętne z czego pochodzi sygnał zegarowy, niestety tak nie jest.

Mia³em kiedy¶ taki problem, chcia³em taktowaæ kilka przerzutników sygna³em innym ni¿ sygna³ pochodz±cy z wej¶cia zagarowego. Program do syntezy wyrzuca³ b³±d.Wystarczy³o jednak pogrzebaæ w opcjach syntezy i wszystko posz³o jak trzeba, wej¶cia zegarowe przerzutników trafi³y na "zwyk³y" pin. Ale to by³ FPGA, dok³adnie Spartan2E Xilinxa.

Pominąwszy drobny fakt, że takie podejście raczej nie powinno być stosowane ze względu na wprowadzanie sygnałów asynchronicznych do struktury, to zabieg dowolnego formowania zegarów i wprowadzania zegarów na magistralę zegarową z niemal dowolnego miejsca struktury dostępne jest chyba tylko w układach FPGA. Tę własność stosuje się jednak raczej np. do bramkowania sygnału zegarowego przy pomocy specjalnie do tego celu przeznaczonych bramek (odseparowanych od innych) i z gwarantowanym wyrównywaniem opóźnień pomiędzy magistralami zegarowymi oraz do układów powielania częstotliwości. Wprowadzenie asynchronicznych zegarów na magistralę zegarową (lub bezpośrednio na wejścia zegarowe przerzutników) może powodować hazardy i nieprzewidywane oscylacje. Dlatego też należy stosować raczej dedykowane wejścia zegarowe, które również mają gwarantowany (i jednakowy dla wszystkich) czas opóźnienia sygnału do wszystkich magistral zegarowych wewnątrz struktury.