Witam,
dalej mnie gryzie ten problem, nie mam jeszcze na czym samemu sprawdzić, a support Cypressa nabrał wody w usta. :-) Jeśli ktoś wie, albo nie wie, ale może sprawdzić, to bardzo chciałbym poznać odpowiedź na poniższe pytania:
- Co się dzieje z wyprowadzeniami CTL i RDY, gdy GPIF jest wyłączone a FIFO pracuje w trybie slave? Czy jeśli sobie podczas pracy GPIF ustalę CTL na jakiś stan (0, 1, Z), to czy po przełączeniu FIFO na slave dalej będę tam miał ustawiony stan?
- Jeśli FIFO pracuje w trybie GPIF i GPIF jest w stanie idle (tzn. zakończono/nie rozpoczęto żadnej GPIF waveform), to czy zapis przez procesor jakiejś wartości do rejestru kontrolującego stan linii CTL w trybie idle (GPIFIDLECTL i ten drugi, którego nazwy nie pamiętam :-)) powoduje natychmiastowe pojawienie się tej wartości na liniach CTL, czy też zmiana jest widoczna dopiero po uruchomieniu GPIF waveform?
Pozdrawiam Piotr Wyderski