Witam,
dopiero rozpoczynam zabawe z FPGA, wiec mam kilka pytan, byc moze trywialnych, ale dla mnie poki co to jest terra incognita. Warunki brzegowe: uklad 1C6 w obudowie 144 pinow, zasilanie 3,3V IO i 1,5V core.
- Skad wziac stabilizatory 1,5V o odpowiedniej wydajnosci?
- Jesli FPGA bedzie sie komunikowala tylko z logika 3,3V (zadnych PCI itd.), to czy mozna podlaczac dowolne piny tej logiki z _dowolnym_ pinem IO FPGA, czy tez sa jakies ograniczenia? Jesli mozna tak zrobic, to wowczas bardzo opraszcza sie struktura plytki drukowanej.
- Musze miec zewnetrzny generator zegara 66MHz sinus, napiecie mozna dopasowac do potrzeb ukladu. Czy moge zasilic wejscie zegara w FPGA bezposrednio z takiego sygnalu, czy tez trzeba zastosowac zewnetrzny konwerter sinus =>
prostokat CMOS?
- Czy moge uzyc wbudowanego PLL do wytworzenia zegara dla wnetrza FPGA z wyzej wspomnianych 66MHz?
- Czy na FPGA da sie budowac male bloki asynchroniczne, a konkretnie dzielnik przez 2/4/8?
- Z jakiej pamieci najlepiej bootowac 1C6?
- Czy po zakonczeniu fazy bootowania jest latwy dostep do pamieci zawierajacej konfiguracje? Chcialbym w niej przechowywac oprogramowanie dla DSP oraz bitmapki do wyswietlenia na LCD.
- Czy 1C6 ma wejscia tolerujace 5V?
Pozdrawiam Piotr Wyderski