Zbych pisze:
Nie, zadzwoń do dystrybutora:
Zbych pisze:
Nie, zadzwoń do dystrybutora:
Musisz miec modele IBIS dla scalakow (sa to modele _tylko_ buforow I/O). Definiujesz sobie szereg regulek (wymuszenia, czas narastania/opadania zboczy), poprawnie definiujesz layerstack (czyli Er, rozmiary, grubosci) i pieknie widzisz co sie dzieje na sciezkach. Gdzie 'dzwoni', gdzie over/under shooty. Nie jestem pewien czy Protel potrafi zasymulowac przejscie sciezki przez split-plane bo nigdy nie probowalem. Czasami trzeba routing poprawiac (jak np: SDRAM generuje +1.2V overshoot na nodze procka). Czesto rozne kwiatki typu przesluchow miedzy sciezkami tez mozna zobaczyc.
Nazywa sie to-to signal integrity i w Protelu jest dosc dobrze rozwiazanie. Nie jest to 3D-solver, ale dostajesz w pakiecie z PCB bez dodatkowych oplat ;-)
O jakich wersjach Protel (bądź innych programów) mowa? K.
Z czystaj ciekawości, ponieważ z PCI też mam trochę do czynienia: Co jest nie tak z tym routingiem pod PCI ? Ścieżki idą prosto, równo i ładnie. Właśnie oglądam sobie ścieżki na względnie podobnej płycie (dev-board pod xscale z gniazdami PCI) i ścieżki wyglądają prawie identycznie .. Gdzie można poznać/poczytać sobie o związanych z tym zasadach ?
pozdrawiam, voices
PCI layout guide, na stronach PLX znajdziesz duzo przykladow z objasnieniami szukaj w mostkach PCI
Altium Designer 6.9 i Summer 08 (nastepna wersja).
Dzięki, K.
Have something to add? Share your thoughts — no account required.
Ask the community — no account required