Hallo,
irgendwo in meinem Bücherschrank hatte ich einmal einen Verweis auf so eine Schaltung, wobei über einem bip. Transistor der Eingangswiderstand eines JFET nochmals erhöht wurde. Jetzt suche ich diese Schaltung mit ihrer Berechnung.
Hat jemand einen Link darauf, ich habe nichts gefunden bei Google.
mfG Leo
Leo Baumann schrieb:
Hallo,
Kaskodesschaltung?
Bernd Mayer
.. nein Joerg, die Kaskodeschaltung meine ich nicht. Es gibt da eine Grundschaltung da geht ein Emitter eines bip. Trans. aufs Gate eines JFET um den kleinen Gatestrom zu liefern und den Ri eines Sourcefolgers (Drainschaltung) zu erhöhen.
Mich interessiert, ob das auch einen Einfluß auf die Ciis des Sourcefolgers hat.
mfG Leo
Da muss ich passen. Wenn Du die Schaltung noch halbwegs in Erinnerung hast, vielleicht kann Du sie in LTSpice probieren.
Hallo Leo,
Leo Baumann schrieb:
meinst Du vielleicht Bootstrap? Das kenne ich allerdings nur von bipolaren Stufen als Emitterfolger, damit wird der Basisspannungsteiler kompensiert. Bei FET weiß ich nicht, ob das so geht, die haben wenig Steilheit, die Signalverstärkung sollte ganz knapp unter 1 sein.
mfg. Winfried
... ich meinte zwar kein bootstrapping, aber dazu werde ich mich bei meinem MOS-FET entscheiden. Das geht ganz gut, der arbeitet als Sourcefolger mit einer eingestellten Steilheit von ca. 20 mS, hat aber nur 8300 Ohm Eingangsadmittanz lt. Datenblatt. Da muss ich was tun am Eingang.-
Frage: Wird da beim Bootstrapping (gerne) auch die Eingangskapazität verkleinert ? Eigentlich doch, oder ?
mfG Leo
"Leo Baumann" schrieb im Newsbeitrag news:h4te70$5uo$00$ snipped-for-privacy@news.t-online.com...
Warum nur 8,3kOhm Eingangswiderstand? Bei 100MHz vielleicht, aber nicht im NF-Bereich.
Helmut
... ja klar, im Datenblatt ist der Eingangswiderstand erst ab 50 MHz aufwärts angegeben, ich würde auch gerne wissen, was der PoLo-MOS-FET BF1202 R ab 10 kHz hat ... ... ich würde auch gerne wissen was PoLo-MOSFET bedeutet, NXP / Philips schreibt da nichts drüber oder ich habe nichts darüber gefunden...
mfG Leo
Hat wahrscheinlich mit den NXP Polo-Hemden zu tun, $35, dafuer aber echt Baumwolle:
Leo Baumann schrieb:
Das sind zwei parallel geschaltete dual gate MOSFETs, der eine wirkt mit dem Drain auf das Gate1 zurück. Ist für irgend eine Arbeitspunktstabilisierung bei AGC Betrieb offenbar der letzte Schrei. Dieser MOSFET würgt natürlich den Eingang mit seiner Gegenkopplung ab, quasi Miller bis DC. Kurzum, IMHO ist dieses Bauteil für hohe Eingangswiderstände ungeeignet. Nimm einen normalen FET oder MOSFET, BF961 oder die uralten 40841 oder so.
Oder duesigen hier:
Die Sim Parameter:
Hallo Leo,
Leo Baumann schrieb:
Bootstrap geht auch bei MOSFET, wirkt aber nicht so gut wie bei Bipolaren, wegen der geringeren Verstärkung. Es wird aber nur der Gate- bzw. Basisspannungsteiler kompensiert, IMHO nicht die Eingangsimpedanz des Source- oder Emitterfolgers.
Man kann natürlich den Bootstrap bei MOSFET mit zusätzlichem Bipolartransistor verbessern, allerdings kann man dann gleich einen bipolaren nehmen.
Was hast Du denn mit dem Sourcefolger vor? Allein die Drain-Gate-Kapazität hat ja bei 1 GHz schon ca. 8 KOhm. Mir fällt jetzt im Moment kein Verfahren ein, die Eingangsimpedanz eines Transistors zu erhöhen.
mfg. Winfried
.. ich habe mich jetzt für den MOSFET-Sourcefolger mit FET Stromquelle anstelle des Rs und bootstrapping entschieden. Ich habe die Schaltung auch durchgerechnet. Immerhin verdoppelt sich der Eingangswiderstand.-
Diesen PoLo-MOSFET habe ich genommen wegen der großen Steilheit und der kleinen Eingangskapazität am Gate 2. Davor ist eine elektrisch kurze Antenne
67.5 cm (10 kHz - 120 MHz). Geht schon.mfG leo
Have something to add? Share your thoughts — no account required.
Ask the community — no account required