VHDL og "hardware"

jo, 'x' er en don't care. Det lyder som en Bus Grant enerator til en 68000 eller noget i den familie ? Jeg kan bare ikke lide at du sætter bgrt til en ukendt tilstand? Hvilken FPGA er det til, og hvilket værktøj bruger du ?

Bo //

Nu er det lang tid siden jeg har leget med fpga'er (hmmm ... '97 tror jeg), men SVJH så gælder det overalt i VHDL at 'X' forskellig fra både '0' og '1' (std_logic er 9-værdi logik!).

Hvis du vil have en bit til at blive dont-care, så lad være med at teste på den. Det er garanteret til at virke. Overalt.

/Kai

Hej igen

Tjekkede lige min bog og sørme om der ikke stod at "X" var Unknown, så jo, det er vist både forskellig fra '1' og '0'. Men hvad med '-'? Det skulle være don't-care..

Mvh / Preben

Teknisk set, ja. Men min erfaring fra Synopsys DesignCompiler/PhysOpt er at man ikke kan bruge '-' til syntese formål. YMMV.

/Kai