Ciao a tutti, sto studiando il funzionamento delle celle DRAM a un transistor e volevo ricavare la formula per il calcolo della variazione di tensione sulla bit-line (BL) durante la lettura del bit immagazzinato nella cella (in CS). Qesto è lo schema della cella:
[FIDOCAD] LI 45 35 35 35 LI 43 35 43 40 LI 43 40 50 40 LI 37 40 30 40 LI 40 25 40 34 LI 43 34 37 34 LI 37 35 37 40 MC 50 40 1 0 170 MC 50 50 0 0 040 LI 20 25 75 25 LI 30 15 30 75 LI 20 55 30 55 MC 20 55 1 0 170 MC 20 65 0 0 040 TY 35 40 5 3 0 0 0 * M1 TY 5 55 5 3 0 0 0 * CBL TY 55 40 5 3 0 0 0 * CS TY 30 10 5 3 0 0 0 * BL TY 15 20 5 3 0 0 0 * WLLa lettura della cella viene fatta precaricando BL ad una certa tensione che chiamo Vpre, poi viene portata alta la linea WL così che ci sia una redistribuzione della carica fra le capacità CS e CBL, la variazione della tensione su BL mi permette di capire se la cella contenesse uno zero oppure un uno.
Io ho pensato di applicare il principio di conservazione della carica ottenendo questa eqauzione:
Vpre*CBL+Vbit*CS=VBL(CS+CBL)
dove:
Vbit=tensione su CS prima che WL vada alto VBL=tensione FINALE su BL
Riordinando la formula ottengo:
(VBL-Vpre)*CBL=(Bbit-VBL)*CS
cioè:
(VBL-Vpre)=(Bbit-VBL)*CS/CBL
Sul mio libro il risultato invece è:
(VBL-Vpre)=(Bbit-VBL)*CS/(CS+CBL)
Dove sbaglio?
Grazie fin d'ora a chiunque vorrà aiutarmi.