Пpивет Alex! Alex Gavrikov --> Pavel Grishin ( Wed Feb 01 2034, 00:49 )
AG> Подpобнее с этого места... т.е. ты хочешь сказать, что фичи, котоpых AG> нет в сеpийных девайсах, могут добавить? Типа к меге8 пpисобачат USB AG> или ОЗУ кил так на 64 сделают? Я пpавильно понимаю?
Предисловие. _микросхемы_с_теми_же_или_улучшенными_характеристиками_ _но_с_меньшей_себестоимостью_.
P.S. Только не советуйте мне взять другой кристалл - - заказчик и так нервничает... :(
Тут наклёвывается партия девайсов в 100K в течении одного года. Подсчитали что к чему, прикинули МАХ параметры и выбрали ATmega88v. ( пришлось поспорить несколько дней про мегу - отстоял, :) ( поначалу вааще хотели PIC10F впиндюрить, но Х.. и палец не = ) ( изделие уже работает в пяти экземплярах, на платах с дециметр при ) ( заказной МС уменьшается до 50*70 мм, что и надо при таких кол-вах )
При такой партии переговорили с производителем напрямую. Всё ОК. Hо ребята помогавшие в этом (в Англии) грят что при такой партии можно изменить ТТХ процов без доп. затрат в нужном направлении и подсунули мне следующее: ( _!!!_ как вариант от чего отталкиватся)
ULC - альтернатива FPGA/CPLD для массового производства Елена Ламберт Роман Золотухо "Компоненты и технологии" N2, 2003г. ООО "ЭФО"
В настоящее время необходимыми условиями сохранения конкурентоспособности высокотехнологичной продукции являются снижение ее цены и сокращение времени выхода новых изделий на рынок. Использование реконфигурируемых логических микросхем (FPGA и CPLD) на этапе проектирования и опытного производства позволяет разработчику при необходимости быстро вносить изменения в проект практически без временных затрат на макетирование, что позволяет существенно сократить время разработки. При массовом производстве электронного оборудования важными параметрами являются стоимость, качество, энергопотребление и технологичность. Однако в большинстве проектов ресурсы FPGA используются не на сто процентов. Производитель оборудования вынужден "переплачивать" за неиспользуемые ресурсы FPGA, а также за использование конфигурационного ПЗУ. Для разрешения этого противоречия фирма Atmel предлагает услугу Ultimate Logic Conversion (ULC), в рамках которой проект, разработанный для FPGA или CPLD, переносится на кристалл ULC. При этом достигается повыводная совместимость кристалла ULC с исходным проектом, и, главное - значительно уменьшается себестоимость конечного кристалла. Конвертация проекта на основе FPGA/CPLD в ULC осуществляется в технических центрах фирмы Atmel при минимальном участии специалистов заказчика. Используемая Atmel современная технология проектирования "Verify-before-silicon" позволяет в результате преобразования проекта получить гарантированно работоспособную микросхему ULC. После конвертации проекта Atmel выпускает несколько образцов ULC и передает их заказчику для тестирования. Если полученные заказчиком образцы ULC не работают в конечном изделии, то никаких финансовых обязательств на заказчика не налагается. То есть, если предоставленный фирмой Atmel ULC не работает, заказчику не нужно платить вообще. Если же предоставленные образцы работоспособны, то после получения подтверждения заказчика Atmel запускает производство, и заказчик получает _микросхемы_с_теми_же_или_улучшенными_характеристиками,_но_с_меньшей_ _себестоимостью_. Если заказчик осуществляет закупку ULC в больших объемах, то при заказе более пятидесяти тысяч микросхем, выполняемых по проектным нормам 0.35мкм и 0.5мкм, фирма Atmel предоставляет ему возможность производить корректировку проекта для реализации новых усовершенствованных ULC (для того, чтобы конечное изделие оставалось конкурентоспособным). При этом дополнительных невозвратимых расходов (NRE) заказчик не несет. К настоящему времени фирма Atmel уже более 17 лет занимается преобразованием проектов для FPGA/CPLD в ULC. Опыт Atmel в этой области деятельности подтверждается успешным преобразованием более 1500 проектов.
Преимущества использования технологии ULC:
Уменьшение себестоимости; Минимальное участие технических специалистов заказчика; Гарантированная работоспособность благодаря технологии "Verify-before-silicon" для проектных норм 0.35мкм и 0.5мкм; Отсутствие финансовых рисков: оплата только работающих микросхем; Гибкость: бесплатное обновление кода при заказе более 50 тыс. штук.
Как уже говорилось, в большинстве проектов на основе FPGA/CPLD конфигурируемые ресурсы используются всего на 50% от общей площади кремниевого кристалла. При преобразовании проекта в ULC неиспользуемые конфигурируемые ресурсы удаляются, и за счет этого уменьшается площадь кристалла. Это, в свою очередь, позволяет улучшить характеристики энергопотребления и уменьшить стоимость кристалла. Также возможна опрессовка полученного кристалла ULC в меньший корпус, что позволяет добиться улучшения массо-габаритных характеристик выпускаемых ULC устройств. Технология ULC поддерживает все блоки двухпортовой статической памяти (DPRAM) как фирм Altera и Xilinx, так и других фирм (Actel, Quicklogic и т.д.). Выполнение кристаллов ULC по различным проектным нормам позволяет создавать устройства различной сложности: Проектная норма 0.35мкм позволяет получить до 390 Кбит DPRAM и 780 тыс. эквивалентных вентилей на кристалле; Проектная норма 0.25мкм позволяет получить до 1380 Кбит DPRAM и 1500 тыс. эквивалентных вентилей на кристалле; Проектная норма 0.18мкм позволяет получить до 1730 Кбит DPRAM и 2900 тыс. эквивалентных вентилей на кристалле.
Встраиваемые в кристаллы ULC блоки умножения частоты (PLL/DLL) полностью совместимы с узлами PLL/DLL, применяемыми в FPGA фирм Altera и Xilinx. По сравнению с FPGA Apex фирмы Altera и Virtex фирмы Xilinx кристаллы ULC отличаются меньшей статической потребляемой мощностью (на 70%) и меньшей динамической потребляемой мощностью (на 30%).
Частотные характеристики ULC Проектная норма Ядро (МГц) Периферия (МГц) 0.35мкм 150 <200 0.25мкм 200 <312 0.18мкм 250 312
В микросхемы ULC могут встраиваться драйверы ввода-вывода, совместимые с уровнями CMOS, TTL, LVCMOS, LVTTL, PECL, PCI (33/66 МГц), GTL/GTL+, HSTL, SSTL2, SSTL3, CCT, AGP, LVDS.
Развитие технологии ULC. Интеллектуальной собственностью фирмы Atmel, используемой в ULC, являются PCI ядро, PCI 32/64, CAN, USB контроллеры, Reed-Solomon декодер, Viterbi декодер, HDLC, APCM, 8051, быстрое преобразование Фурье, ШИМ и т.д. Кристаллы ULC выпускаются с напряжениями питания 1.8В, 2.5В, 3.3В и 5В. При этом линии ввода/вывода микросхем с напряжением питания 3,3 В совместимы с уровнями напряжения 5В, а для микросхем с напряжением питания 2.5В - с уровнями напряжения 3.3В. Кристаллы ULC опрессовываются в корпуса различных типов: CQFP, PQFP, TQFP, VQFP, JLCC, PLCC, PBGA, SOIC, TSOP, PDIP и т.д., с количеством выводов от 100 до 1156 и размерами от 11 х 11мм до 35 х 35 мм. Кроме того, в настоящее время микросхемы ULC могут выпускаться и в корпусах типа BGA с малым шагом выводов (1мм), аналогичных применяемым фирмами Xilinx и Altera.
При получении запроса на конвертацию Atmel осуществляет анализ технической осуществимости каждого проекта: определяется размер кристалла, корпус и время на конвертацию, а также решаются возникающие технические проблемы с заказчиком. Для анализа технической осуществимости Atmel необходимы следующие документы: проектные файлы в формате edif или на языках VerilogR, VHDL и т.д., тестовые вектора (если имеются), цоколевка схемы, контрольные карты ULC. При получении заказа на ULC, осуществляется проектирование конвертации и верификация устройств программируемой логики в ULC, далее производится ULC и первые образцы поставляются заказчику для тестирования. После проведения тестирования заказчиком, запускается производство.
Также помимо конвертации FPGA/CPLD в ULC может быть произведено объединение нескольких FPGA в одну ULC, конвертированы устаревшие ASIC, добавлены новые функции, например, периферийное сканирование и JTAG.
Для обеспечения высокого качества ULC фирма Atmel осуществляет 100% тестирование компонентов, оптимизированный контроль неисправностей, мониторинг качества и надежности.
PG >>> Долее от меня. Только попpошy не неpвничать.
Это всё, конечно, впечатляет. Hо слишком глобально для ATmega88v. Мне надо минимум, не изменений, а небольших дополнений для MLF32.
-- Главное для уменьшения: размеров платы/изделия/цены --
- Inter ~4мГц/1-5в потребляемый ток МАХ = 1мА, спит = 0,1 мкА, просыпатся только при шевелении на пинах.
- Отдельные независимые часы типа PCF8583 с отдельным выводом питания (под резонатор 1МГц через PB6,PB7).
- Часть SRAM регенерит TV выход (главная фитча изделия).
- ДТМФ кодер/декодер,
- IR входной формирователь-декодер RC5 (вход T1 изменить на IR),
- Дополнительно два компаратора с внутренней регулируемой опорой,
- (спокойно, не шипеть :) стек данных и стек возвратов (для языка FORT) в области SRAM. для этого добавить несколько комманд и регистров, что не помешает если их не юзать. :)
Получается пять выводов махнуть: Вместо двух выводов GND: входы компараторов, и по одному: VCC (TVCC отдельный вход батарейного питания часов), AREF (DTMF вход-выход), AVCC (TV выход).
EEPROM & SRAM в общее адресное пространство памяти программ по чтению, с возможностью записи и чтения как обычно.
-= Брест. Павел Гришин =-
... Если побить рекорд никак не удается, то возникает соблазн побить его обладателя