Hej!!
Ponieważ chcę zrobić układ z CPLD Xilinxa podpinany pod port LPT, chciałbym dać mu możliwość "samoprogramowania" się :)... Po prostu, odpowiednie piny portu LPT byłby podpięte wprost do nóżek TMS, TCK, TDI i TDO układu CPLD, odpowiednią zworką by się to włączało - no ale mniejsza o szczegóły... patrząc na schemat JTAGa DLC-5
formatting link
oczy rzuca się pin 6 portu LPT... po co jest ten bufor tam?? Według mnie, działa to tak, że jak na pinie 6 pojawi się 0, to na pinie 13 też, prawda?? Nie wie ktoś, czy ISE Web PACK to sprawdza celem przetestowania JTAGa??... bo np. tu mamy programator bez żadnych "bajerów"
formatting link
ponoć też bazuje na DLC-5... nie wiem, czy ktoś próbował tego typu układ "popełnić" i jak działał, czy ISE Web PACK z nim współpracował?? Idea ma być taka, że mój układ NIE potrzebuje programatora... jak mam wlutować bufor - to wolę go wrzucić na oddzielną płytkę i mieć osobny programator :)... ale myślę, czy ten obwód można pominąć, albo zastąpić go czymś na jednym tranzystorze, diodzie i rezystorze ;)...A swoją drogą - po co są te kondensatory dla sygnałów TDI, TMS i CCLK?? Ja rozumiem, że na wejściu odkłócają przebieg, ale na wyjściu?? Chyba nic nie dadzą!! :)... Albo powinny być przed buforem, lub chociaż kolejność RC powinna być odwrotna...
Pozdrawiam Konop