Max. fwe dla liczników w 89C2051...

- D
- Dykus
  
  Contact options for registered users
posted
20 years ago

Sun, Nov 9, 2003 7:06 PM

Witam,

Chcę zbudować miernik częstotliwości na uC Atmel 89C2051, tylko zastanawia mnie jedna rzecz - w którymś z kursów języka Bascom (zdaje się w 'EdW') pisano, że maksymalna częstotliwość sygnału podawana na wejście licznika wynosi: Fosc/24 (Fosc - częst. oscylatora), skąd to się bierze? Skąd wynika takie ograniczenie? Jakieś synchroniczne liczniki, czy co? Wynika z tego, że prockiem tym można mierzyć maksymalnie 1MHz (dla kwarcu 24MHz), a np. w takim PIC16F84 przy kwarcu 4MHz można mierzyć sygnał o f=50MHz - tam pewnie nie ma żadnego podziału.

A co się stanie, jeśli na wejście podam sygnał o częstotliwości większej niż 1MHz, np. 2, 3 MHz? Układ nie nadąży, pojawią się przekłamania...?

- S
- swiniaczek
  
  Contact options for registered users
Vote on answer
posted
20 years ago

Sun, Nov 9, 2003 7:35 PM

W 51 jeżeli w dwóch kolejnych cyklach maszynowych procesor wykryje zmianę stanu wejścia układu czasowo-licznikowego to zwiększa zawartość licznika. Przy wyższych częstotliwościach powstaną błędy zliczania.

radek

Użytkownik "Dykus" snipped-for-privacy@poczta.fm napisał w wiadomości news: snipped-for-privacy@poczta.fm...

- D
- Dykus
  
  Contact options for registered users
Vote on answer
posted
20 years ago

Mon, Nov 10, 2003 12:56 PM

Witam,

Dnia 03-11-09 (niedziela) o 20:35, 'swiniaczek' napisał(a):

Skoro wykrywanie zmiany trwa 2 cykle, to dlaczego możliwy jest pomiar przy zegarze 24MHz częstotliwości zaledwie 1MHz? Z mojeo obliczenia:

24MHz/2 (bo dwa cykle) = 12MHz, dodając trochę czasu na przepisywanie (albo inkrementację) to niech będzie te ~6MHz, ale nie 1MHz! Chyba, że po wykryciu wykonywane są jakieś instrukcje, które potrzebują więcej cykli... (czyli nie będzie to robione sprzętowo?).

Skoro tak, to jak o jest robione np. w PICu (16F84), gdzie przy zegarze 5MHz można mierzyć częstotliwość 50MHz? Czyżby tam licznik był bezposrednio podłączony w wejściem i przyjmował zliczane impulsy (bez żadnego wykrywania)?

Szkoda, że nie znam asmeblera, tu pewnie jego znajomość by się przydała...

- M
- Michal Baszynski .
  
  Contact options for registered users
Vote on answer
posted
20 years ago

Mon, Nov 10, 2003 1:37 PM

nie zapominaj o uroku '51 polegajacym na dzieleniu czestotliwosci zegara przez 12 zanim zostanie uzyty do taktowania CPU..

Pozdr Michal

- G
- Grzegorz Mentrak
  
  Contact options for registered users
Vote on answer
posted
20 years ago

Mon, Nov 10, 2003 2:11 PM

Proponuje poczytać pdf'a do 51. 1 cykl trwa 12 taktow zegara i dlatego masz tam 24

- J
- J.F.
  
  Contact options for registered users
Vote on answer
posted
20 years ago

Mon, Nov 10, 2003 3:03 PM

Bo cykl procesora w rodzinie 51 wynosi 12 cykli zegara ..

Wielce prawdopodobne. A sam procesor pracuje chyba na 20MHz.

J.

- D
- Dykus
  
  Contact options for registered users
Vote on answer
posted
20 years ago

Mon, Nov 10, 2003 3:28 PM

Witam,

Dnia 03-11-10 (poniedziałek) o 14:37, 'Michal' napisał(a):

No właśnie, coś o tym czytałem, ale po co to komu? Czy to dlatego 1 cykl trwa 12 taktów zegara? Czy sygnał przed podzieleniem jest gdzieś wykorzystywany, czy wprost po oscylatorze jest dzielnik i dalej sygnał leci na całą resztę uC?

Jeszcze zapytam: Czy ograniczenie max. częstotliwości oscylatora 24MHz wynika z użytych układów (dzielnika, itp.)? Raczej nic nie da podłączenie pod procek np. generatora 48MHz...? :)