Kodowanie Reeda-Solomona w VHDL

Witam Na podstawie artyku³u z EP 12/2005 i 1/2006 pt jak w temacie, postanowi³em mimo zupe³nego braku doswiadczenia w VHDL rozszerzyc opisany przyk³ad do

8-bitowego s³owa kodowego (w artykule jest 3-bitowe) platne, ale moge przes³aæ kod poczt± elektroniczna. Ogolnie schemat dzialania i sam kod jest dla mnie w miare zrozumialy, jednak mam problem z wielomianem generujacym g(x). Nie moge sie po³apaæ wg jakiej zasady autor przyporzadkowa³ sta³ym warto¶ci bitów. Oto fragment kodu, o ktorym pisze:

-- g(x) = a3 + a1x + a0x2 + a3x3 + x4

constant G0: std_logic_vector(2 downto 0) := "011"; constant G1: std_logic_vector(2 downto 0) := "010"; constant G2: std_logic_vector(2 downto 0) := "001"; constant G3: std_logic_vector(2 downto 0) := "011";

Potrafie dla 8-bitow wyprowadzic wzor na g(x) = a120x0 + a225x1 + a192x2 + a182x3 + a169x4 + a147x5 + a191x6 + a91x7 + a3x8 + a76x9 + a161x10 + a102x11

• a109x12 + a107x13 + a104x14 + a120x15 + x16. Ale nie wiem jak potem 8 sta³ym G(0-7) przyporzadkowaæ warto¶ci.

Moze kto¶ z Was mia³ do¶wiadczenia z kodowaniem RS(204,188). Przery³em Internet, ale nie oge znale¿æ ¿adnej wskazówki. Bardzo proze, o pomoc, bo juz mi siê pomys³y koñcz±...

Pozdrawiam Staszek Marcinkowski