Witam ,
Projektuję dość pogmatwane urządzenie. Nie ważne co to ma czynić. PCB 8-warstw , na pokładzie jest Xilinx XC4VLX15-12ff668... PCB projektuję pod Altium Designer
6.7 .. Wszystko idzie "jak po maśle" , aż tu nagle !!! Przypisuję w "constraintsach" zegarek różnicowy LVDS do dedykowanej GC pary różnicowej na pinach AB10/AC10. PAR odpisuje : ERROR:Place:395 - The placer failed to place all IOs. This failure may be caused by invalid constraints on the IOs
DLACZEGO ?! Przecież AB10/AC10 jest dedykowaną parą LVDS dla Global Clock ??
Macie jakieś wytłumaczenie ?!
MH