Cześć!
Pracuję nad dość złożonym projektem wykorzystującym procesor ADSP21065L pracujący z częstotliwością zegara zewnętrznego 30MHz (zegar SDRAM -
60MHz) współpracującym z paroma standardowymi układami zewnętrznymi typu AC , CA , AC'97 , CPLD f-my lattice i procesorem nadrzędnym ..Projekt ze względów ekonomicznych zmuszony jestem umieścić na dwustronnej PCB (nie stać mnie na prototyp 4 warstwy za min 400zł w Technoservice). Już widzę ze koszmarem będzie uruchamianie tegoż wszystkiego, po tym jak poczytałem parę rozdziałów 'Handbook of black magic' Howarda i Grahama, boję się praktycznie o wszystko (a deadline się zbliża)..
Zagęszczenie PCB zrobiło się dość duże, ścieżki 0.15mm , odstępy często
0.2mm , sieć zasilająca 3.3V bardzo rozbudowana choć starałem się jak najodpowiedniej ją odfiltrować masą kondensatorów 100nF , 20nF przy samym procesorze i paroma 10uF , wszystko tantale.Moje pytanie związane jest z waszymi doświadczeniami w tej materii :
- Czy mieliście duzo kłopotów z takimi projektami? (dla przykładu u mnie
50% linii adresowych i danych poprowadzone sa równolegle, mają długość w okolicach 250mm i odległość między ścieżkami wynosi 0.2-0.3mm).- Czy mogą zaistnieć przesłuchy pomiędzy dwoma magistralami - jedna umieszczona na jednej warstwie zaś druga poprowadzona prostopadle do pierwszej , po drugiej stronie płytki ? grubość laminatu standardowa
- manual procesora ostrzega mnie przez clock jitterem jeżeli na płycie wykorzystywane jest więcej różnych źródeł zegarów (u mnie 24.576MHz codec , 12MHz host , 26MHz A/C , 30MHz DSP i 60MHz SDRAM ). Staram się jakoś oddalić od siebie te zegary , jednak nie uda mi się całkowicie odizolować ich od innych sygnałów...
- 'overshoot' i 'undershoot' (jakie polskie terminy? :) - często powodują uszkodzenie układów ?? jaka statystyka ?
- procesor wymaga sygnału CLK o czasie narostu max 3ns , zaś generator steruje procesorem przez bufor 74LVX04 - niestety w nocie aplikacyjnej nei znalazłem danych nt. ch-ki czasowej wyjścia w tym negatorze , (jedynie skew i propagacja). Macie jakąś wiedzę na temat tych układów ?
Jak widać problemów co nie miara , niestety nie mam czasu też na produkowanie kilku róznych wersji prototypu (co kosztowałoby mnie notabene tyle ile jeden 4-warstwowy)
To na razie wszystkie pytania jakie mi się nasuneły , dzięki serdeczne za ewentualne porady! Postaram się zdać raport z pola bitwy! :)