96% und 98% ist da nochmal ein riesiger Unterschied. Erschwerend beim
mit den Frequenzen hoch und dann werden die 98% Wirkungsgrad wieder schwierig. Es gibt Solarwandler mit 98% im besten Arbeitspunkt bei vermutlich sonst
sehr hohen Halbleitertemparaturen laufen, denn 2% Verlust sind 40W in
Das geht bei HV-FETs nicht mehr, weil das dU/dt am Drain dann nicht mehr beherrschbar wird.
50V/ns.
formatting link
formatting link
Mit 10R Gate-Vorwiderstand erreicht man bei modernen HV-Fets aber auch locker das doppelte.
(zeitlich) als die Drain-Flanken.
Nicht die Treiber-Endstufe ist das Problem, 1A reicht da gut. Das dU/dt zwischen Low-Side-Treiber und High-Side-Treiber ist das Problem.
Nicht unbedingt, doch dabei haben Uni-Teams einen IMHO ungerechten Vorteil. Sie haben Zugang zu Forschungsmitteln und auch zu anderen Instituten inklusive dem fuer Werkstoffkunde. Es besteht zumindest an grossen Unis die Moeglichkeit, sich "mal eben" Kernhaelften aus mehreren magischen Mischungen sintern zu lassen. Schliesslich will ja jeder, dass ein Team der heimischen Uni gewinnt und jedes beiteiligte Institut auch in der Laudatio genannt wird, ergo ist Motivation da. Auch Firmen sind Unis gegenueber oft sehr spendabel, wenn man mal schnell und unbuerokratisch eine Stange suendhaft teurer FETs oder sowas braucht.
Otto Normalbastler kann das nicht. Er bekommt nur, was Epcos, Fair Rite, Kaschke und so weiter im Standardprogramm haben. Ich hatte oft mit Spezialanfertigungen von Ferritkernen zu tun und was den geschaeftlichen Teil der Sache angeht, ist das manchmal wie Zaehneziehen. NRE Kosten in der Groessenordnung eines Kleinwagens, und dafuer gibt es nur einen Run.
M.W. darf man ja fuer den Wettbewerb mit Luft zwangskuehlen. Aber was den Wirkungsgrad angeht, sollte man hier versuchen, ueber 98% hinauskommen, damit eine Chance besteht, hinterher den kleinsten Wandler von allen zu haben.
Happich abba gemacht :-)
Sorry, ich meint 100V/nsec, denn das entspraeche 100kV/usec.
Mit 12nsec am Gate ist aber noch kein Blumentopf zu gewinnen.
Habe gerade deren 20124 in Arbeit. Doch da muessen fuer zackiges Treiben nochmal extra 10A-Spitze Treiber hinter, denn viel mehr als ein Ampere schafft der realistisch nicht. Muss man natuerlich am Knoten unter
50V/nsec bleiben oder einen Gate Uebertrager nehmen.
Wirklich mit eine Sampling Scope gemessen? Das wuerde ich ja gern mal sehen :-)
Auch dann waeren wir bei den obigen Treibern noch einiges von 100kV/usec am Drain weg.
Schon, aber um einige Volt handelt es sich hier schon und wegen Miller muss man noch viel weiter schnell durchziehen, sonst kommt der FET nicht aus dem Kreuz, da Miller gegenhaelt.
Wie willst Du mit einem schlappen Ampere mehrere nF or zig nF so schnell rumreissen?
Bingo! Gross sind die nicht, aber leider oft ueberteuert und muss man dann in Asien besorgen.
"Joerg" schrieb im Newsbeitrag news: snipped-for-privacy@mid.individual.net...
Da stehen aber welchen von 89% bis 98.5% drin, letztere nur transformerless.
--
Manfred Winterhoff, reply-to invalid, use mawin at gmx dot net
homepage: http://www.oocities.com/mwinterhoff/
de.sci.electronics FAQ: http://dse-faq.elektronik-kompendium.de/
Lies 'Die hohe Schule der Elektronik' von Horowitz/Hill bevor du fragst.
Read 'Art of Electronics' Horowitz/Hill before you ask.
Mit reinem Silber statt Kupfer zu wickeln, bringt auch nochmal was :-)
Dann hast Du lahme FETs verwendet.
Du hast es nicht verstanden:
davonfliegen. Das passiert aber an der steilsten Stelle der Drain-Flanke ruck zuck.
In die Messtechnik haben wir viel Zeit gesteckt und das ganz mit
Ich habe in einigen Arbeitspunkten bis fast 100V/ns gemessen.
Verhalten von Miller.
Treiberleistung. Die Drain-Flanke wird dadurch linearer, der steilste Teil wird flacher, der Tail wird steiler. Insgesamt reduziert man die Schaltverluste ohne sich zu hohe dU/dts zu erzeugen. Bei Schaltungen bis
30V habe ich sowas schon erfolgreich gemacht.
Ladung. Im Tail dagegen schon. -> Zielkonflikt
einkoppeln (z.B. durch Gate-Trafo). Da das ganze sehr hochfrequent ist,
den Leistungen und Spannungen nicht mehr so einfach EMV-gerecht bauen
die beiden galvanisch getrennten Massen. Mit den vorgeschriebenen Kriechstrecken ist das aber nicht machbar und ein 8mm langer
Muss man mit dem Haemmerchen hinklopfen und danach mit lackgetraenktem Stoff umwickeln :-)
Hast Du mal einen Link fuer so einen Raketen-FET?
Dafuer gibbet doch Gate Transformer.
Respekt. Soviel ist mir bei Schaltnetzteilen noch nicht untergekommen. Bei HF-Kram, TDR under dergleichen schon, aber das sind andere Baustellen.
Waere schoen, mal von so einem Wunder-FET zu erfahren. Am besten einem, fuer den es auch ohne geheimdienstliche Durchleuchtung ein SPICE Model gibt, damit man simulieren kann.
Das muesste sich ueber Mag-Amps irgendwie machen lassen.
Ui, ui, deutsches Sprach, wo kommt sich hin? 2012 habe ich gelernt, was "gesimst" heisst :-)
Schon, aber faengt man sich nicht ueber das mitzutreibende externe Miller-C wieder mehr Treiberverluste ein?
Deshalb bratze ich da immer drauf, was rausgeht. Das gibt Freude bei der Messung des Wirkungsgrads. Jetzt muesste es nur noch mehr Treiber geben, mit denen man beim Abschalten 5-10V negativ zum Source ziehen kann (auch fuer die High-Side) und aber auch +12V aushalten, fuer schoen neierigen Rdson.
Meine Erfahrung mit der Treiberamplitude ist auch etwas anders als Deine. Nicht alles spielt sich innerhalb weniger Volt ab. Der Rdson kann z.B. durchaus um 30% oder noch weiter runtergehen, wenn man bis ueber
10V treibt und man will ja moeglichst schnell in den niedrigen Bereich. Weshalb ich mich immer ueber den Fehler aergere, den IC Designer selbst nobler Schmieden mit LDOs in den Treiber-Chips machen, indem sie die auf
7V oder so setzen. Solche Designs wuerde ich in der Luftfahrt gar nicht wagen abzugeben, wenn auch nur ein Standard-Level FET dabei ist. Also nehme ich fast nur IC, wo man die internen Regler umschiffen kann und stelle eigene 12V zur Verfuegung.
Ich hatte schon welche, die waren etwas ueber 0.100" oder knapp 3mm. Man kann auch planare in die Platine reinsetzen und den flachen EE- oder halboffenen Topfkern druebersetzen, das wird schoen flach. Da koennte man auch zum Nulltarif eine Schirmlage einziehen und dies gleich in die sekundaere Ground Plane einbeziehen. Fuer den Herrn EMV, wie sie bei Dr.Rasek schonmal sagten.
Hast Du mal versucht, eine Schirmlage in den Gate Transformer einzubringen? Muss aber aus Folie sein, etwas mehr als eine Windung, offen, ganz leicht ueberlappend (falls Platz fuer Ueberlappung da ist, sonst ohne probieren). Diese dann induktivitaetsarm auf die Sekundarmasseflaeche legen.
Wenn "guenstig produzierbar" KFZ- oder Consumer-Markt heisst, wird es allerdings eng. Das ginge dann wohl nur bei hohen Stueckzahlen und Fertigung in China. Xfmrs.com ist eine gute Adresse, wenn es um niedrige Kosten geht. Ist zwar eine amerikanische Firma, aber bisher kamen meine Muster immer aus Hong Kong.
formatting link
Hast Du mal ueberschlagen, ob das mit Platinenmaterial (layer capacitor) geht? Muss man eines mit definiertem Durchbruchverhalten nehmen. Rogers ist allerdings teuer, falle Dein Projekt fuer Automotive oder Consumer ist:
formatting link
Oder mal mit Eurem Board Fab House reden, was die so standardmaessig anbieten.
z.B. FDB44N25 aktuell ist da was anderes drin. Ist ein Kundenprojekt und ich habe im Moment keinen Zugriff.
zu wirken. Ich habe gerade mal nachgeschaut, habe leider keine Oszibilder der eigentlichen Flanken da, nur welche, die die Folgen zeigen (dynamische
Bei solchen Dingen bin ich bei Spice extrem skeptisch. Aber schau Dir mal das DB von obigem FET an,
formatting link
Figure 5
400pF. Auf dem Gate-Plateau spielt Ciss kaum eine Rolle, da man keine
Letztlich muss beim Schalten nur Coss umgeladen werden, und das geht mit so einem dicken FET bei nur 400pF ruck zuck.
Sagt mir nichts. Diskret versuche ich sowas erst gar nicht, weil man bei
interessant, allerdings ist das sicherlich auch nicht trivial.
Flanke einregeln.
Anwendung wars mal kein DCDC sondern ich wollte eine definierte Flanke haben.
Und trotzdem schaffst Du keine 50V/ns. Seltsam.
Dass man negativ treiben muss, habe ich bisher nur bei IGBTs erlebt.
dazu steht. Ist bei einem Kunden mal aufgefallen und wurde dann auch vom
Rdson hat nichts mehr mit der Schaltflanke zu tun. Ich treibe auch
Das Problem hatte ich auch schon. Und Logic-Level-FETs sind oft keine Alternative, weil man die nur noch sehr schlecht schnell ausschalten
In diesem Fall arbeiten wir mit Bootstrap-Treibern.
er neben der Leiterplatte sitzt. Eine Schirmwicklung wurde zwar noch nicht getestet, ich bezweifle aber, dass man die niederimpedant genug anbinden kann, eben weil er neben der Leiterplatte sitzt und man
Also der reisst mich jetzt nicht vom Hocker, ist normale Ware von der Stange mit den FOM in den ueblichen Bereichen:
formatting link
Ok, wenn die 20-30 Cents nicht mehr drinliegen, geht es natuerlich nicht.
Die ueblichen Gate Driver kriegen das Gate nicht schneller als in
10-15nsec rumgerissen.
Bei E-Autos, wo man viele hundet Volt schaltet, koennte ich mir sowas noch vorstellen, aber nicht im ueblichen Netzspannungsbereich oder darunter. Auch beim Pulsen optischer Schalter hatte ich schonmal (bewusst) Flanken in dieser Groessenordnung, doch das ist keine "Kraftelektronik" und dort darf es auch mal was teurer sein.
Schon klar, aber 100V in einer einzelnen Nanosekunde ist mehr als ruck zuck :-)
Es muss ja auch in beiden Richtungen funktionieren, denn meist ist es als Bruecke oder Halbbruecke geschaltet, sonst kaeme die Drain-Spannung eh nie schnell genug rauf.
Da braucht man HF-Leute. Man kann sowas fast nur differenziell machen und auch routen. Schoen zwischen zwei ruhigen Planes und mit halbwegs kontrollierter Impedanze. Aber es stimmt, derzeit geht es nur diskret, denn bei Schaltregler-ICs zieht der Fortschritt eher gemaechlich voran. Meine Hoffnung ist, dass es eine Tages etwas programmierbares gibt, wo auch ein wenig "Analog Gate Array" drauf ist. Ansaetze gibt es bei LTC ja schonmal, aber diese Produkte sind dann eher hochpreisig.
[...]
Die meisten meiner Wandler sind fuer Systeme mit 12V, 28V oder
115V/400Hz ausgelegt, da sieht man am Drain nie mehr als knapp 200VDC (ausser bei Surges).
Sollten sie eigentlich nicht, solange sie keine Gate-Schutzfunktionen haben. Muss man natuerlich abklopfen, aber wenn abs max nicht eingehalten wird, hat der Hersteller schon Erklaerungsbedarf.
[...]
Die mueste man dann als Folie rausziehen und halbwegs flaechig kontaktieren (alle 1cm reicht meist). Dann bringt die selbst bei abgesetztem Trafo und 1-3cm Strecke noch was. Als Draht natuerlich nicht, weil die EMI oben im UHF Bereich sitzt.
Ich meinte aber jetzt den High-Side Gate Transformer, denn da hat man ja die schnelle Flanke auf dem Vs Anschluss am Schaltregler-IC, wo ein Limit ueberschritte werden kann. In diesem Fall muesste man die Schirmfolie des Gate Transformers auf der primaerseitige Masseflaeche auflegen.
Geschwindigkeit = 1. Ableitung des Ortsvektors nach der Zeit Beschleunigung = 1. Ableitung der Geschwindigkeit nach der Zeit Ruck = 1. Ableitung der Beschleunigung nach der Zeit
Mir bekannte E-Autos/Hybride liegen je nach Hersteller und Batterieladezustand zwischen 150 und 450V
Geht aber mit obigem FET trotz Gate-Vorwiderstand.
langsamer, weil man zweimal Coss hat. Auch der obere Teil der Flanke wird dadurch langsamer. Der obere Teil der Flanke wird vom Coss des oberen FET gebremst.
erreicht extreme Steilheiten Im unteren Teil der Flanke wirkt Coss und Crss des unteren FETs.
sehr klein und dadurch die Flanken sehr steil werden. In unserem Fall
die Flanken zahmer.
Kenne leider keine Details dazu. Wurde mal von den Bauteilsspezialisten
Googeln brachte mich jetzt auch nicht weiter, vielleicht auch, weil mir die richtigen Suchbegriffe fehlen.
das Anbinden dieser Folie kein Standard-Fertigungsprozess ist.
Aha, deshalb. Ich bin immer von Teil- und Vollast ausgegangen, da ist ja der Wirkungsgrad wichtig.
[...]
Da solltest Du als Ingenieur aber ein Woertchen mitzureden haben. Wenn die Firma wirklich Vorreiter sein will, kann sie nicht bei Standardprozessen bleiben. Denn die erledigen Leute eines Tages in China oder Vietnam und bis dahin sollte man den naechsten Schritt Richtung High-Tech gegangen sein.
Oft schon. Wir sind mit unserem Start-up an sowas. Ist riskant, aber wenn es klappt, blaest das die Konkurrenz voll aus dem Wasser.
Bei einem Projekt in den 90ern haben uns so ziemlich alle Fertigungsanlagen-Hersteller gesagt, so etwas wuerde niemals funktionieren und wollten uns keine Angebote machen:
formatting link
Wir haben dann die meisten Anlagen selbstgebaut und den Die Bonder zusammen mit Zygo (spaeter IBM/Zygo), die einzigen, die Mut genug hatten. "Geht nicht" ist immer noch in der Serienfertigung.
Dann wird es schwierig. Wenn nichtmal die 30c fuer einen Gate Transformer drin sind, sieht es mit adaptiven Schaltungsmassnahmen auch schlecht aus.
Mit gesteuerten FETs waere vielleicht was drin, ist aber auf der High-Side nicht trivial. Andere Bauteile, die ich abklopfen wuerde, waeren PIN-Dioden mit langer Ladungstraegerlebensdauer und gesteuert saettigende Kerne. Die Uebertrager wird aber Eure Produktion wieder nicht moegen, sowas gibt es m.W. nicht von der Stange.
Damit koennte man versuchen, den Gate Widerstand steuern. RC ginge vielleicht auch noch, wird aber schwierig, weil es AM Varicaps mit der hohen Kapazitaet fast nur noch antiquarisch gibt.
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here.
All logos and trade names are the property of their respective owners.