Mam kilka pytań odnośnie nietypowego zasilenia wejść/wyjść bramek CMOS serii HC/HCT.
Czy mogę do wejścia bramki doprowadzić sygnał o większym potencjale niż napięcie zasilania bramki VCC jeżeli ograniczę rezystorem płynący prąd poniżej wartości input clamp current (35 mA dla interesującej mnie bramki) i zapewnię, że suma prądów nie wszystkich wejściach nie przekroczy continnous current through VCC or GND (70 mA)? Rozumiem, że wartość input clamp current podana jest dla jednego wejście (a nie jako suma prądu dla wszystkich wejść). Zasadniczo w nocie katalogowej i kilku innych źródłach pisze, że jest to dopuszczalne, ale nie spotkałem się nigdzie z takim rozwiązaniem. Urządzenie będzie pracować w takim stanie przez jakieś 50% czasu pracy (prąd ograniczony był by do jakichś 5 mA).
Czy podobny "numer" mogę zrobić z wyjściem bramki -- t.j. czy mogę je połączyć je przez odpowiednio duży rezystor (tak aby nie przekroczyć katalogowych prądów) z potencjałem 35V.
Jaką dużą pojemnością mogę obciążyć wyjście bramki serii HC. Czy 2 nF podpięte bezpośrednio do wyjścia bramki będą problemem?
Pozdrawiam!