Мир Вашему дому, All!
Посоветуйте, плз, регистр 5-вольтовой логики (ТТЛ, МОП, 74С и пр.): Шесть (можно больше) D-триггеров с едиными входами сброса и динамической записи. Устроит и счетчик с предустановками (но нашел только 5-разрядный, что мало). Две микросхемы пока ставить не хочу. Скорость - никакая (5 кГц тактовой). SOIC.
Удачи! Sergej Pipets ... Стоит солнцу взойти вот и я Стану вмиг фиолетово-черным
Fri Sep 24 2004 00:09, Sergej Pipets wrote to All:
SP> Посоветуйте, плз, регистр 5-вольтовой логики (ТТЛ, МОП, 74С и пр.): SP> Шесть (можно больше) D-триггеров с едиными входами сброса и динамической SP> записи. Устроит и счетчик с предустановками (но нашел только 5-разрядный, SP> что мало). Две микросхемы пока ставить не хочу. Скорость - никакая (5 кГц SP> тактовой). SOIC.
74HC174 (x6), 74HC273 (x8) и т.п.WBR, Юрий.
Hello Sergej!
SP> Шесть (можно больше) D-триггеров с едиными входами сброса и
4040 не пойдет?Sasha
Мир Вашему дому, Sergej!
Пятница Сентябрь 24 2004 00:09, Sergej Pipets писал(а) All:
SP> Посоветуйте, плз, регистр 5-вольтовой логики (ТТЛ, МОП, 74С и пр.): SP> Шесть (можно больше) D-триггеров с едиными входами сброса и динамической SP> записи. Устроит и счетчик с предустановками (но нашел только 5-разрядный, SP> что мало). Две микросхемы пока ставить не хочу. Скорость - никакая (5 кГц SP> тактовой). SOIC.
Уже нашел. 155ТМ9 и аналоги.
Удачи! Sergej Pipets ... Самолет нас заберет в полет В темноте пинать резиновое солнышко
Мир Вашему дому, Sasha!
Пятница Сентябрь 24 2004 01:56, Sasha Shost писал(а) Sergej Pipets:
SP>> Шесть (можно больше) D-триггеров с едиными входами сброса и SS> 4040 не пойдет?
Hет. Это просто 12-этажный двоичный счетчик.
Зато у меня после преобразования логики работы несколько прояснилось функционирование всей схемы: необходимо сформировать бегущую пару нулей в слове шесть бит.
001111 100111 110011 111001 111100 011110 и далее по кругу.Микропроцессор использовать нельзя. Иголки недопустимы (поэтому и предполагал использовать защелку для их подавления). Обязательно быстрое самовосстановление цикла при сбое.
Удачи! Sergej Pipets
... При зависании компьютера: выдерни шнур, выдави стекло.
Мир Вашему дому, Yuriy!
Пятница Сентябрь 24 2004 01:22, Yuriy K писал(а) Sergej Pipets:
SP>> Посоветуйте, плз, регистр 5-вольтовой логики (ТТЛ, МОП, 74С и пр.): SP>> Шесть (можно больше) D-триггеров с едиными входами сброса и SP>> динамической записи. Устроит и счетчик с предустановками (но нашел SP>> только 5-разрядный, что мало). Две микросхемы пока ставить не хочу. SP>> Скорость - никакая (5 кГц тактовой). SOIC. YK> 74HC174 (x6), 74HC273 (x8) и т.п.
Оно, спасибо!
Удачи! Sergej Pipets
... Давайте делать паузы в словах
Hello, Sergej! You wrote to Sasha Shost on Sun, 26 Sep 2004 21:20:32 +0400:
SP> Зато у меня после преобразования логики работы несколько SP> прояснилось функционирование всей схемы: необходимо сформировать SP> бегущую пару нулей в слове шесть бит.
SP> 001111 100111 110011 111001 111100 011110 и далее по кругу.
SP> Микропроцессор использовать нельзя. Иголки недопустимы (поэтому и SP> предполагал использовать защелку для их подавления). Обязательно SP> быстрое самовосстановление цикла при сбое.
В свете последнего - регистр будет _очень_ нехорош. Наступал как-то на эти грабли. Один единственный сбой и... Если быстродействие не давит, то 561ИЕ8 + полтора корпуса ЛЕ5 (у одного элемента придётся пошаманить с RC на входах, дабы подавить иголку при сбросе ИЕ8). Или + горстка (12 штук) диодов, шесть резисторов и шинник с ТШ на входе.
With best regards, Alexander Derazhne
Hello Sergej!
SP> Зато у меня после преобразования логики работы несколько прояснилось SP> функционирование всей схемы: необходимо сформировать бегущую пару SP> нулей в слове шесть бит.
в рф2 (и тп) зашей :)
Sasha
Hello Sergej!
Sun Sep 26 2004, Sergej Pipets -> Sasha Shost:
SP> Зато у меня после преобразования логики работы несколько прояснилось SP> функционирование всей схемы: необходимо сформировать бегущую пару SP> нулей в слове шесть бит.
Кольцевой сдвиговый pегистp, типа 155ИР17, тебе как я понял надо с паpаллельной загpузкой для быстpого восстановления.
Егор
Sun Sep 26 2004 22:20, Sergej Pipets wrote to Sasha Shost:
SP> Зато у меня после преобразования логики работы несколько прояснилось SP> функционирование всей схемы: необходимо сформировать бегущую пару нулей в SP> слове шесть бит.
SP> 001111 SP> 100111 SP> 110011 SP> 111001 SP> 111100 SP> 011110 SP> и далее по кругу.
SP> Микропроцессор использовать нельзя. Иголки недопустимы (поэтому и SP> предполагал использовать защелку для их подавления). Обязательно быстрое SP> самовосстановление цикла при сбое.
Регистр и ПЗУ (6 адресных входов, 6 выходов, практически - любое с бОльшим числом входов и выходов). ПЗУ генерирует следующее состояние, а если состояние не из числа допустимых - начальное или ближайшее. Восстановление после сбоя - в следующем же такте. Единственное решение, которое уложишь в 2 микросхемы. Hа рассыпной логике гораздо больше корпусов займет.
Hу или ПЛИС взять поменьше и подешевле, тут в одну микросхему удастся загнать.
Aleksei Pogorily 2:5020/1504
Sun Sep 26 2004 22:20, Sergej Pipets wrote to Sasha Shost:
SP> Зато у меня после преобразования логики работы несколько прояснилось SP> функционирование всей схемы: необходимо сформировать бегущую пару нулей в SP> слове шесть бит.
SP> 001111 SP> 100111 SP> 110011 SP> 111001 SP> 111100 SP> 011110 SP> и далее по кругу.
SP> Микропроцессор использовать нельзя. Иголки недопустимы (поэтому и SP> предполагал использовать защелку для их подавления). Обязательно быстрое SP> самовосстановление цикла при сбое.
Если 6 тактов - это достаточно быстрое восстановление, то:
Берем HC174, входы = D0..D5, выходы = Q0..Q5
CLK = clock
D0 = Q5 D1 = Q0 D2 = Q1 D3 = Q2 D4 = Q3 D5 = /(Q0*Q1*Q2*(Q3+Q5))
вычисление D5 делается на полутора корпусах логики.
А то уже до ПЛИС и RC-цепочек дошли... :-Р
WBR, Юрий.
Мир Вашему дому, Alexander!
Понедельник Сентябрь 27 2004 00:23, Alexander Derazhne писал(а) Sergej Pipets:
SP>> Зато у меня после преобразования логики работы несколько SP>> прояснилось функционирование всей схемы: необходимо сформировать SP>> бегущую пару нулей в слове шесть бит.
SP>> 001111 100111 110011 111001 111100 011110 и далее по кругу.
SP>> Микропроцессор использовать нельзя. Иголки недопустимы (поэтому и SP>> предполагал использовать защелку для их подавления). Обязательно SP>> быстрое самовосстановление цикла при сбое.
AD> В свете последнего - регистр будет _очень_ нехорош. Hаступал как-то на AD> эти грабли. Один единственный сбой и...
Если сделать еще одно преобразование, и разделить четные и нечетные столбцы на две группы, то увидим, что правый столбец соответсвует дешифрации двух старших разрядов счетчика строк, а левый столбец отстает от правого на один шаг. В атком виде удобнее, вроде бы, делать именно на сдвиговых регистрах.
000 011 011 001 101 011 010 101 101 011 110 101 100 110 110 101 011 110AD> Если быстродействие не давит, то 561ИЕ8 + полтора корпуса ЛЕ5 (у AD> одного элемента придётся пошаманить с RC на входах, дабы подавить AD> иголку при сбросе ИЕ8).
Был у меня и такой вариант. И, скорее всего, именно он и окажется самым простым по количеству корпусов. Только всё же вместо задержки схода на одном элементе (этого делать нельзя) воспользуюсь широким (8бит) регистром, тем более, что 7-й D-триггер в нем тоже будет задействован. Думаю в этом направлении. Всем спасибо за участие!
Удачи! Sergej Pipets ... Опустошенные тщетной надеждой мы просто пленники собственных грез, Света лишенные боги-невежды мы мчимся средь остывающих звезд
Пpивет тебе, Sergej!
Дело было 27 сентябpя 04, Sergej Pipets и Alexander Derazhne обсуждали тему "pегистp...".
SP> Если сделать еще одно пpеобpазование, и pазделить четные и нечетные SP> столбцы на две гpуппы, то увидим, что пpавый столбец соответсвует SP> дешифpации двух стаpших pазpядов счетчика стpок, а левый столбец отстает SP> от пpавого на один шаг. В атком виде удобнее, вpоде бы, делать именно на SP> сдвиговых pегистpах.
SP> 000 011 011 SP> 001 101 011 SP> 010 101 101 SP> 011 110 101 SP> 100 110 110 SP> 101 011 110
AD>> Если быстpодействие не давит, то 561ИЕ8 + полтоpа коpпуса ЛЕ5 (у
SP> Был у меня и такой ваpиант. И, скоpее всего, именно он и окажется самым SP> пpостым по количеству коpпусов.
с учетом вышесказанного, все же IMHO подходит ваpиант с плиской - счетчик, дешифpатоp и pегистp легко упакуются в одну PALку 20v10. Пpичем можно пpямо в лоб - счетчик на 6, комбинатоpика и выходной pегистp.
Удачи! Александp Лушников.
одном
Если критично именно количество корпусов, то поставь 89с2051 и не парься. Логику зашьёшь, какую захочешь. Потом наверняка ещё добавишь функциональности. Поскольку, будет куда.
SP> Зато у меня после преобразования логики работы несколько прояснилось SP> функционирование всей схемы: необходимо сформировать бегущую пару нулей SP> в слове шесть бит. Ой, какая-то непривычная комбинация :-) Мне обычно нужно было 3 нуля и 5 единичек в 8-битном регистре :-)
SP> 001111 SP> 100111 SP> 110011 SP> 111001 SP> 111100 SP> 011110 SP> и далее по кругу.
SP> Микропроцессор использовать нельзя. Иголки недопустимы (поэтому и SP> предполагал использовать защелку для их подавления). SP> Обязательно быстрое самовосстановление цикла при сбое. Нарисовался я этих схем, когда врукопашную на рассыпухе генераторы фаз для ПЗС делал... На парочке корпусов сдвоенных JK-триггеров с прямыми и инверсными выходами и одноуровневой логике из элементов ИЛИ-НЕ (как И для нулей) и И-НЕ (как ИЛИ для нулей) - чёрта с рогами сделать можно. На одноуровневую логику (т.е. между выходами и входами триггеров путь только через один элемент) ориентир ради скорости был. Ну в крайнем случае ЛР-ки, у них тоже задержка небольшая :-)
Если достаточно самовосстановления за время не более длины регистра, то для длины регистра L и количества нулей N надо:
D[n] = Q[n-1] при n=1..L-1 (ну это просто сдвиговый регистр).
D[0] = /and( Q[L-N-1], Q[L-N-2]... Q[N-1] );
Иначе говоря, последние N и первые N-1 выходов регистра на элемент И-НЕ не подаются. Т.е. для 6 триггеров и двух нулей
D[0] = /(Q[3]*Q[2]*Q[1]);
В терминологии 555-й серии нужен ИР8 и один элемент ЛА4.
wbr, p.s. если нужно более быстрое восстановление, то нужны одиночные триггера, или как минимум подрегистры меньшей длины (что не имеет смысла при длине 6). Ну и логика сложнее. Зато восстановление хоть за такт (зависит от жабы на логику).
p.s.2 мелкие PAL-ки типа 20-ногих атмеловских флешовок ATF16V8 чем-то не устраивают? В Киеве пробегали по меньше доллара. Т.е. если она заменяет ~4 корпуса стандартной логики, то в серии с учётом платы и монтажа она уже имеет смысл и по деньгам.
Tue Sep 28 2004 11:40, Oleksandr Redchuk wrote to Sergej Pipets:
OR> Hарисовался я этих схем, когда врукопашную на рассыпухе генераторы фаз OR> для ПЗС делал... Hа парочке корпусов сдвоенных JK-триггеров с прямыми и OR> инверсными выходами и одноуровневой логике из элементов ИЛИ-HЕ (как И для OR> нулей) и И-HЕ (как ИЛИ для нулей) - чёрта с рогами сделать можно.
Да можно, можно. Только вот как только задача чуть усложняется, доступны ИС повышенной интеграции, а требование - минимизация числа корпусов, тут и начинается. Помнится, у Блейксли (была такая переводная книжка о проектировании на логике) есть пример. Одни и тот же автомат управленния в двух вариантах - первый на триггерах и логике, второй на ИС счетчиков и мультиплексоров. Второй использует возможности эих ИС лишь частично, но тем не менее корпусов меньше.
Aleksei Pogorily 2:5020/1504
Привет Aleksei!
Tuesday September 28 2004 12:43, Aleksei Pogorily wrote to Oleksandr Redchuk:
AP> Tue Sep 28 2004 11:40, Oleksandr Redchuk wrote to Sergej Pipets: AP>
OR>> Hарисовался я этих схем, когда врукопашную на рассыпухе генераторы OR>> фаз для ПЗС делал... Hа парочке корпусов сдвоенных JK-триггеров с OR>> прямыми и инверсными выходами и одноуровневой логике из элементов OR>> ИЛИ-HЕ (как И для нулей) и И-HЕ (как ИЛИ для нулей) - чёрта с рогами OR>> сделать можно. AP>
AP> Да можно, можно. AP> Только вот как только задача чуть усложняется, доступны ИС повышенной AP> интеграции, а требование - минимизация числа корпусов, тут и начинается. AP> Помнится, у Блейксли (была такая переводная книжка о проектировании на
Мне в этой книжке, больше всего нравится 13-я глава
:-))))))))))))))))
ЗЫ Хотя книжка написана в 75-м (в совке издана в 81-м) - актуальности написанное там в основном не потеряло, и косвенно немножко проливет свет на причины падения хай-тека.
Alexander Torres, 2:461/28 aka 2:461/640.28 aka 2:5020/6400.28 aka snipped-for-privacy@yahoo.com
Пpивет тебе, Oleksandr!
Дело было 28 сентябpя 04, Oleksandr Redchuk и Sergej Pipets обсуждали тему "pегистp...".
OR> p.s.2 мелкие PAL-ки типа 20-ногих атмеловских флешовок ATF16V8 чем-то не OR> устpаивают? а две-то зачем? :)) Беpем 22V10 и делаем все на одной - тpи тpиггеpа делают счетчик на 6, дешифpатоp на входной логике, и 6 тpиггеpов защелок. Готово. И еще один тpиггеp свободен, можно куда-то пpилепить.
Удачи! Александp Лушников.
Hi Alexander!
At втоpник, 28 сент. 2004, 18:14 Alexander Torres wrote to Aleksei Pogorily:
AP>> Только вот как только задача чуть усложняется, доступны ИС повышенной AP>> интеграции, а требование - минимизация числа корпусов, тут и начинается. AP>> Помнится, у Блейксли (была такая переводная книжка о проектировании на
AT> Мне в этой книжке, больше всего нравится 13-я глава
AT> :-))))))))))))))))
С заголовком "Инженеp как поставщик дуpмана". Да, неплохо пpо хайтек.
Cheers, Aleksei [mailto: snipped-for-privacy@nm.ru]
OR>> для ПЗС делал... Hа парочке корпусов сдвоенных JK-триггеров с прямыми и OR>> инверсными выходами и одноуровневой логике из элементов ИЛИ-HЕ (как И для OR>> нулей) и И-HЕ (как ИЛИ для нулей) - чёрта с рогами сделать можно.
AP> Да можно, можно. AP> Только вот как только задача чуть усложняется, доступны ИС повышенной AP> интеграции, а требование - минимизация числа корпусов, тут и начинается. AP> Помнится, у Блейксли (была такая переводная книжка о проектировании на AP> логике) есть пример. В моём случае это был Хоуп. "Проектирование цифровых вычислительных устройств на интегральных схемах"
AP> Одни и тот же автомат управленния в двух вариантах - первый AP> на триггерах и логике, второй на ИС счетчиков и мультиплексоров. Ага.
AP> Второй AP> использует возможности эих ИС лишь частично, но тем не менее корпусов AP> меньше. Я же специально про одноуровневую логику сказал. Кончено, на СИС компактнее. Но когда выжыимаешь максимум из 555-ой, чтобы не переходить на 531-ю, или максимум из 531-й, чтобы вообще сделать в рамках ТТЛ, то ТВ9/ТВ10/ТВ11, ЛЕ/ЛА всякие и вспомогатлеьные триггера с подготовкой "чего надо" на такт раньше, чтобы вынужденное место с многослойной логикой законвейеризовать.
Ну а в обсуждаемом случае - сдвиговый регистр и треть ЛА4-й в самый раз.
wbr,
ElectronDepot website is not affiliated with any of the manufacturers or service providers discussed here. All logos and trade names are the property of their respective owners.